PCB技術 - 混合信号PCB設計OC 48カードレイアウトとディジタル配線

カードレイアウト

光トランシーバとDSPの間の高速アナログ信号は、外部雑音に非常に敏感である. 同様に, すべての特別な電源および基準電圧回路も、カードのアナログおよびデジタル電力伝送回路間の多くの結合を引き起こす. 時々, シャシーの形状によって制限されます, 高密度基板を設計しなければならない. 外部の光ケーブル・アクセス・カードの位置および比較的高いサイズの PCBコンポーネント 光トランシーバの, トランシーバのトランシーバの位置は、主に固定されます. システムI/oコネクタ位置と信号配布も、固定されます. これは、レイアウト前に完了する必要があります基本的な作品です.

最も成功した高密度アナログレイアウトとルーティング方式のように, レイアウトは要件を満たす必要がある, そして、レイアウトとルーティング要件はバランスしなければなりません. Aのアナログ部分のために 混合信号PCB そして、2 Vの動作電圧のローカルCPUコア, “配線前のレイアウト”を使用することは推奨されません. OC 48カード用, アナログ基準電圧及びアナログ電源バイパスコンデンサを含むDSPアナログ回路部分は、最初に相互に配線されるべきである. 配線完了後, アナログコンポーネント及び配線を有するDSP全体は、高速アナログ差動信号からDSPまでの配線長が最短であることを完全に保証するために光トランシーバに十分近くに配置されるべきである, 最低限の曲げとバイアで. 差動レイアウトとルーティングの対称性は、コモンモードノイズの影響を低減する. しかし, ルーティング前のレイアウトの最適な計画を予測するのは難しい.

PCBレイアウトのデザインガイドラインのチップディストリビューションに相談してください。ガイドラインに従って設計する前に、それは完全に分配者のアプリケーションエンジニアと通信する必要があります。多くのチップ・ディストリビューターは、高品質のレイアウト勧告を提供することに厳しい時間制約を持っています。時には、彼らが提供するソリューションは、デバイスを使用する“最初のレベルの顧客”のために可能です。信号完全性（si）設計の分野では，新しいデバイスの信号完全性設計が特に重要である。ディストリビュータのLo - Chenhnの基本的なガイドラインによると、パッケージ内の各電源と接地ピンの特定の要件と組み合わせると、統合されたDSPとマイクロプロセッサでOC 48カードをレイアウトし、ルートを開始することができます。

高周波アナログ部の位置及び配線を決定した後、ブロック図に示すグルーピング方法に従って残りのディジタル回路を配置することができる。慎重に、以下の回路を設計することに注意してください：アナログ信号に対する感度が高いCPUのPLL電力フィルタ回路の位置ローカルCPUコア電圧調整器“ディジタル”マイクロプロセッサ用の基準電圧回路

デジタル配線のための電気および製造指針は、この時点で適切に設計に適用することができる。高速デジタルバスおよびクロック信号のシグナル完全性の上記の設計は、プロセッサバス、バランスTsおよび特定のクロック信号配線の時間遅延整合のためのいくつかの特別な配線トポロジー要件を明らかにする。しかし、あなたは知らないかもしれません、何人かの人々はまた、断定抵抗の数を増やすために、更新された提案を提出しました。

この問題を解決するためには、レイアウト段階の調整を行うことは当然である。しかし、配線を始める前に、レイアウト計画に従ってデジタル部のタイミングを確認することが重要なステップである。現時点では、ボードの完全なDFM / DFTのレイアウトのレビューは、カードが顧客のニーズを満たしていることを確認するのに役立ちます。

OC 48カードのデジタル配線

デジタルデバイスの電力線および混合信号DSPのデジタル部分については、デジタル配線はSMDエスケープパターンから出発しなければならない。アセンブリプロセスによって許可された最短の印刷ラインを使用します。高周波デバイスでは、電源のプリントラインは小さいインダクタンスに相当する。そして、それは電源ノイズを悪化させて、アナログおよびデジタル回路間の望ましくない結合を引き起こす。パワートレースが長いほどインダクタンスが大きくなる。

ディジタルバイパスコンデンサを用いることにより，最良のレイアウトとルーティング方式を得ることができる。要するに、必要に応じてバイパスコンデンサの位置を微調整して、デジタル信号部分とデジタル信号部分のデジタル部分とを簡単に設置して分配することができる。バイパスコンデンサをルートするために同じ「最短で最も広いトレース」方法を使用するために。

電源ブランチが連続的な平面（例えば、OC 48インタフェースカード上の3.3 Vパワープレーン）を通過する必要がある場合、電源ピンおよびバイパスコンデンサ自体は、同じ出口図を共有する必要がなく、最低のインダクタンスおよびESRバイパスを得ることができる。OC 48インタフェースカードなどの混合信号PCBでは、電源分岐の配線に特に注意を払う。追加のバイパスコンデンサをカード全体に配置し、パッシブコンポーネントの近くに電源を配置することを忘れないでください。ダイアグラムが決定されたら、自動ルーティングを開始できます。OC 48カードのATE試験接点は、論理設計の間、定義されなければなりません。ATEは、ノードの100 %に触れることを確認します。0.070インチの最小のATEテストプローブを用いてATE試験を行うためには、ビアのアンチパッドの交差によってパワープレーンが中断されないようにブレークスルーの位置を予約しなければならない。

パワープレーンとグランドプレーンを分割した溶液を使用する場合には、開口に平行な隣接配線層にレイヤバイアスを選択する。このように、開口部周辺部において、配線の侵入を防止するために隣接する層の禁止配線領域を定義する。配線が他の層にオープンエリアを通過しなければならないならば、配線に隣接している他の層が連続的な接地層であることを確認してください。これにより、反射経路が減少する。いくつかのデジタル信号のレイアウトは、オープンパワープレーンを横切ってバイパスコンデンサを有することに適しているが、ノイズがバイパスコンデンサを介して互いに結合されるので、デジタルおよびアナログパワープレーン間のブリッジには推奨されない。

最新の自動ルーティングアプリケーションのいくつかは、高密度多層デジタル回路をルーティング可能である。初期の配線段階では、SMD出口でスペーシングを介して0.050インチ大サイズを使用し、使用されるパッケージタイプを考慮してください。後続の配線ステージは、ビアが互いに近接して配置され、すべてのツールが最高のレイアウト速度を達成できるようにする必要がある。そして、最小のバイア。OC 48プロセッサーバスが改良されたスタートポロジーを使用するので、それは自動ルーティングの間、最も高いプライオリティーを持ちます。

完成後 カードレイアウト board, 信号完全性検証とタイミングシミュレーションが必要である. シミュレーションは PCB配線 ガイダンスは期待された要件を満たして、第2のレイヤーバスのタイミング指標を改良する. 最後に, デザインルールチェック, 最終製造レビュー, マスクとレビューは、メーカーに発行されます, そして、レイアウトタスクは.