精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
アンチ干渉 デザイン 原則 PCBボード 図面
1 .グランド配線
1）デジタルグラウンドはアナロググランドから分離される。
2 )接地線は、プリント基板上の許容電流を3回通過できるように、できるだけ厚くすべきであり、一般には2～3 mmである。
3）接地線の電位差を小さくするために、接地線は可能な限り無限ループを形成しなければならない。
2 .電源コードのレイアウト
1）電流サイズに応じてワイヤ配線を広げる。
2 )電源コードと接地線の方向は、データ伝送の方向と一致しなければならない。
3）プリント基板の電源入力端には、10〜100 mg／4 Fのデカップリングコンデンサを接続する必要がある。
デカップリングコンデンサ構成
1). デカップリングコンデンサのリード線は長すぎてはならない, 特に高周波バイパスコンデンサはリード線を持たない.
2 )プリント基板の電源入力端に10〜100 mg／1 Fの電解コンデンサを接続し、100×1／4 Fより大きくできれば良い。
3）各々の集積されたチップのVCCおよびGNディーの間で0.01～0.1 . 5分の1／4セラミックコンデンサを接続する。スペースが許されないならば、1～10 . 5分の1 / 10のタンタル・コンデンサは、4～10のチップごとに構成されることができます。
4）無効な耐雑音性を有するデバイスおよびターンオフ電流の大きな変化（ROMおよびRAM）は、VCCおよびGNディー間のコンデンサを間接的に切り離すべきである。
5）マイクロコントローラのリセット端子「リセット」に0.01×1／4のデカップリングコンデンサを合わせる。
デバイスの設定
1）クロック発生器、水晶発振器及びCPUのクロック入力端子は、他の低周波デバイスから可能な限り遠く離れているべきである。
2 )小さな電流回路と高電流回路をできるだけ論理回路から遠ざける。
3）シャーシのプリント基板の位置と方向は、大量の熱があるデバイスがトップにあることを確実にするべきです。
電源ライン、交流線及び信号線を分離する
電源ラインとACラインは、可能な限り信号線から別のボードに置かれなければなりません、さもなければ、彼らは信号線から別々に発送されなければなりません。
その他の原則
1）配線するとき、アドレス線はできるだけ短く、できるだけ短くなければなりません。
2 )およそ10 kのプルアップ抵抗器をバスに加えてください。
3）PCBの両側のラインは、相互干渉を防止するためにできるだけ垂直に配置されなければならない。
4）デカップリングコンデンサのサイズは一般にC＝1／Fであり、Fはデータ伝送周波数である。
5）未使用のピンはプルアップ抵抗（約10 K）を介してVCCに接続されているか、または使用されるピンと並列に接続されている。
6）発熱部品（例えば、高出力抵抗器等）は、温度（例えば、電解コンデンサなど）によって容易に影響を受ける部品を避けるべきである。
7）完全復号化の使用は回線復号化より強い妨害性能を有する。
マイクロコントローラのデジタル素子回路に対する高出力デバイスの干渉を抑制し、デジタル回路のアナログ回路への干渉を抑制するために、デジタルグランドとアナロググランドとが共通のグランドポイントに接続されている場合には、高周波チョークリングを使用する必要がある。円筒状のフェライト磁性体である。軸方向にはいくつかの穴がある。より厚い銅線は、穴を通過して、1つまたは2つのターン風に使われます。この種のデバイスは、低周波信号のためのゼロインピーダンスとみなすことができる。高周波信号への干渉は、インダクタとみなすことができる。（インダクタの直流抵抗が大きいため、インダクタを高周波チョークとして用いることはできない）。
プリント配線板以外の信号線を接続する場合は通常シールドケーブルを用いる。高周波信号及びディジタル信号については、シールドケーブルの両端を接地する必要がある。低周波アナログ信号用のシールドケーブルでは、一端を接地する必要がある。
特に高周波ノイズであるノイズや干渉や回路に非常に敏感な回路は、金属カバーでシールドする必要がある。500 khzの高周波ノイズに対する強磁性シールドの効果は明らかではなく，薄い銅の遮蔽効果が優れている。シールドを固定するためにネジを使用するとき、異なる材料の接触に起因する電位差に起因する腐食に注意してください。
デカップルコンデンサの利用
集積回路とグランドの電源間のデカップリングコンデンサは2つの機能を有する。一方では、集積回路のエネルギー蓄積コンデンサであり、他方、それはデバイスの高周波ノイズをバイパスする。デジタル回路における典型的なデカップルコンデンサ値は、0.1・1／4 Fである。このコンデンサの分布インダクタンスの典型的な値は、5×1／4 Hである。すなわち、10 MHz以下のノイズに対してより良好なデカップリング効果があり、40 MHz以上のノイズに対してはほとんど効果がない。
1・1・1・4・F・10・1・4・Fのコンデンサ、並列共振周波数は20 MHz以上であり、高周波ノイズ除去効果は良好である。
集積回路のすべての10個は、充電および放電キャパシタ、またはエネルギー蓄積コンデンサを追加する必要があり、約10×1／4 Fを選択することができる。電解コンデンサを使わないのがベストです。電解コンデンサは2層のフィルムで巻かれている。この巻上げ構造は、高周波数のインダクタンスとして働く。タンタルコンデンサまたはポリカーボネート・コンデンサを使用してください。
デカップリングコンデンサの選択は重要ではなく、C＝1／F、すなわち、100 MHzの場合には、10 MHzの0.1・1／4 F、0.01・1／4 Fである。
はんだ付け時には、デカップリングコンデンサのピンはできるだけ短くするべきである。長いピンは、自己結合にデカップリングコンデンサ自体を引き起こすでしょう。例えば、ピン長6.3 mmの1000 pFセラミックコンデンサの自己共振周波数は、約35 MHzであり、ピン長が12.6 mmの場合、32 MHzである。
騒音・電磁妨害対策の経験
アンチジャミング デザイン 原則 プリント回路基板:
1）一連の抵抗器を使用して、制御回路の上下エッジのジャンプ率を低減することができる。
2 )クロック信号回路の周りの電位を0に近づけるようにしてください。
3）I／O線に垂直なクロックラインはI／O線と平行なより少ない干渉を有する。
4）I／O駆動回路はプリント基板の端部にできるだけ近い。
5）ゲート回路の出力端子を使用しない。未使用のオペアンプの正入力端子は接地され、負の入力端子は出力端子に接続される。
6）90°折り線の代わりに45°の折り線を使用し，外部からの発光と高周波信号のカップリングを低減する配線を試みた。
7）コンポーネントのピンはできるだけ短いはずです。
8 )水晶の下で、または、雑音に特に敏感である構成要素の下でワイヤーを走らせないでください。
9 )低周波回路の弱信号回路及び接地線の周囲に電流ループを形成しない。
10 )必要に応じて、信号、ノイズ、電力、およびグランドを分離するために、フェライト高周波チョークを回路に加える。
プリント回路基板上のビアは、約0のキャパシタンスを引き起こす.6 PF集積回路自体のパッケージング材料は、2 pf～10 pFの分散キャパシタンスを引き起こす；回路基板上のコネクタは、520イン1／4 Hの分散インダクタンスを有する24ピンの集積回路ソケットは、4本の1 / 4.
アンチジャミング デザイン of digital circuit and single-chip microcomputer
電子システム設計においては、迂回して時間を節約するためには、干渉防止の要件を十分に考慮して満たす必要があり、設計が完了した後、干渉防止対策を避けるべきである。干渉を起こす3つの基本要素があります。
1）干渉源は，干渉を生じる成分，装置又は信号を指す。du／dt，di／dtが大きい場所は干渉源である。例えば、雷、リレー、サイリスタ、モータ、高周波クロック等は全て干渉源となる。
2) Sensitive devices refer to objects that are easily disturbed. 例えば/D, D/コンバータ, シングルチップマイクロコンピュータ, デジタルIC, 弱信号増幅器, etc.
3) Propagation path refers to the path or medium through which interference propagates from the interference source to the sensitive device. 典型的な干渉伝搬経路は、ワイヤからの伝導及び空間からの放射線である.
干渉防止設計の基本原理は干渉源を抑圧し，干渉伝搬経路を遮断し，高感度素子の干渉防止性能を向上させることである。（感染症の予防と同様）
干渉源の抑圧
干渉源の抑圧は，干渉源のdu／dtとdi／dtをできるだけ低減することである。これは最高の考慮とアンチジャミングデザインの最も重要な原則であり、それはしばしば努力の半分で結果を2倍になる効果があります。干渉源のdu／dtを減らすことは，干渉源の両端で並列にコンデンサを接続することによって達成される。干渉源のdi／dtを低減することは、干渉源ループと直列にインダクタンスまたは抵抗を接続し、フリーホイールダイオードを追加することによって達成される。
干渉源を抑圧する一般的な対策は以下の通りである。
1）配線時に90度折線を避け，高周波ノイズを低減する。
2) A freewheeling diode is added to the relay coil to eliminate the back-EMF interference generated when the coil is disconnected. フリーホイールダイオードを追加するだけでリレーのオフ時間が遅れる. ツェナーダイオードを追加した後, リレーは、単位時間あたりにより多くの時間を動かすことができます.
3) Connect a spark suppression circuit in parallel at both ends of the relay contact (usually an RC series circuit, 抵抗は、一般に数kから数十kの間で選択される, コンデンサは0である.01uF) to reduce the impact of electric sparks.
4）モータにフィルタ回路を追加し，最短コンデンサ，インダクタンスリードに注意を払う。
5）回路基板上の各ICは、電源に対するICの影響を低減するために、0.01×1／4 Fの1／2×0.1・1／4 Fの高周波コンデンサを並列に接続する必要がある。高周波コンデンサの配線に注意してください。配線は電源端子に近く、できるだけ短くする。さもなければ、コンデンサの等価直列抵抗は増加する。そして、それはフィルタリング効果に影響を及ぼす。
6）サイリスタの両端はRC抑制回路と並列に接続され、サイリスタが発生するノイズを低減する（このノイズはサイリスタを破壊することがある）。干渉の伝搬経路に従って干渉波と放射妨害波の二つのタイプに分けることができる。
いわゆる伝導干渉は、ワイヤを介して高感度デバイスに伝搬する干渉を指す。高周波干渉雑音と有用信号の周波数帯は異なっている。あなたは、ワイヤーにフィルタを加えることによって、高周波干渉雑音の伝播を遮断することができます、そして、時々、あなたはそれを解決するために分離オプトカプラーを加えることができます。電源ノイズは最も有害なので、取り扱いに特別な注意を払う。いわゆる放射妨害は、空間放射線を通して敏感なデバイスに伝搬する干渉を意味する。一般的な解決策は、干渉源と敏感な装置との間の距離を増大させ、それらを接地線で隔離し、感知器にシールドを加えることである。
干渉伝搬経路を遮断する一般的な対策は以下の通りである。
1）電源のマイクロコントローラへの影響を十分に考慮する。電源が良好であれば、回路全体の干渉は半導体よりも解消される。多くのシングルチップマイクロコンピュータは、電源ノイズに非常に敏感である。シングルチップマイクロコンピュータの電源へのフィルタ回路や電圧調整器を追加することにより、シングルチップマイクロコンピュータへの電源ノイズの干渉を低減する必要がある。例えば、磁気ビーズおよびコンデンサを使用して、懸垂形のフィルタ回路を形成することができる。もちろん、磁気ビーズの代わりに100Ωの抵抗を用いることもできる。
2）シングルチップマイクロコンピュータのI／Oポートを使用してモータ等のノイズデバイスを制御する場合には、I／Oポートとノイズ源との間にアイソレーションを付加しなければならない。モータのようなノイズデバイスを制御するためには、I／Oポートとノイズ源との間にアイソレーションを追加する必要がある。
3）水晶発振器配線に注目。水晶発振器はマイクロコントローラのピンに可能な限り近接しており、クロック領域は接地線と分離され、水晶発振器のシェルは接地され固定される。この対策は多くの困難な問題を解決できる。
4）強い信号と弱い信号，ディジタル，アナログ信号などの回路基板の合理的な分割。干渉源（例えば、モーター、リレーなど）を敏感な構成要素（単一チップのマイクロコンピュータなど）から遠ざけてください。
（5）アナログ領域からグランド配線を分離し、デジタルグランドをアナロググランドから分離し、最終的に1点で電源グランドに接続する。A / DとD / Aチップの配線もこの原理に基づいている。製造業者は、A／DおよびD／Aチップの配置を割り当てるときに、この要件を考慮した。
（6）シングルチップマイクロコンピュータと高出力素子の接地線を別々に接地して相互干渉を低減する。できるだけ多くの回路基板の端に高出力デバイスを配置します。
（7）MCU I／Oポート、電源コード、および回路基板接続ラインのような主要な場所における磁気ビーズ、磁気リング、パワーフィルタ、およびシールドのような干渉防止部品の使用は、回路の干渉防止性能を著しく改善することができる。
感度デバイスの干渉防止性能の向上
敏感なデバイスの干渉防止性能を改善することは、敏感なデバイスの側から干渉ノイズのピックアップを最小にして、できるだけ早く異常状態から回復する方法を意味する。
敏感なデバイスの干渉防止性能を改善する一般的な処置は以下の通りです：
（1）誘導ノイズを低減するために配線時のループループ面積を最小化する。
（2）配線時には、電源線と接地線をできるだけ厚くすべきである。圧力降下の低減に加えて、カップリングノイズを低減することがより重要である。
（3）シングルチップマイクロコンピュータのアイドルI／Oポートについては、フロートしないで、電源に接続するか、電源に接続する。他のICのアイドル端子は、システムロジックを変更することなく接地されるか、または電源に接続される。
（4）1つのチップマイクロコンピュータ（例えば、IN 809、impp 706、impn 13、x 25043、x 25045等）の電源監視およびウォッチドッグ回路の使用は、回路全体の干渉防止性能を大きく改善することができる。
（5）速度が要求を満たすことを前提に，シングルチップマイクロコンピュータの水晶発振器を減らし，低速ディジタル回路を選択する。
（6）icデバイスをできるだけ回路基板上に直接はんだ付けし，icソケットを使用する必要がある。
経験概要
ソフトウェアのアスペクト
すべての未使用のコード空間を“0”にクリアするのに使われます。これはNOPと等価です。プログラムが実行されたときに返されます。
2 .ジャンプ命令の前にいくつかのNOPSを加えます。目的は1と同じです。
ハードウェアwatchdogがないときに、ソフトウェアはプログラムの操作を監視するためにウォッチドッグをシミュレートするために用いることができる
（4）外部機器パラメータの調整や設定に対処する場合、外部装置が干渉によるエラーを防止するために、パラメータを定期的に再送信することができ、外部機器をできるだけ早く復元することができる。
通信における干渉防止、データチェックディジットを追加することができます3または3戦略のうち3つを採用することができます
6 . I ^ 2 C、3線系等の通信回線がある場合、データ線、CLKライン、INH線を正常に設定することは、正常に低く設定するよりも干渉防止効果が優れていることを見出した。
ハードウェアのアスペクト
（1）接地線及び電源線の配線
行のデカップリング
デジタル及びモジュラグラウンドの分離
各々のデジタルコンポーネントは、グランドおよび電源の間で104のコンデンサを必要とする
I／Oポートのクロストークを防止するために、I／Oポートをダイオード分離、ゲート回路分離、フォトカップル分離、電磁分離等により分離することができるリレー、特に高電流、リレー接点の干渉を防止するためには、リレーコイルとリレーコイルとの間に104とダイオードを組み合わせることができ、接点と通常の開放端との間の間接472キャパシタを組み合わせることができます。
もちろん、多層基板の反干渉は、片面ボードよりも確実に優れているが、コストは数倍高い。
8 .強い干渉防止能力を持つデバイスの選択は、他の方法よりも効果的です。これが最も重要なポイントだと思います。コンポーネントの固有の欠陥は、外部の方法では、しかし、多くの場合、強力な干渉防止能力を持つものは、より高価であり、貧しい干渉防止能力を持つものは安価で、台湾の東莞は安いですが、パフォーマンスが大幅に削減されているので、多くの場合、多くの場合、です！それは主にあなたのアプリケーションによって異なります。
Printed circuit board (PCB) is the support of circuit components and devices in electronic products. それは、回路要素と装置の間で電気接続を提供します. 電気技術の急速な発展, PGBの密度が高くなってきている. 品質 PCB デザイン 反干渉能力に大きな影響を与える. したがって, に PCB デザイン. 一般的な原則 PCB デザイン は、, 反干渉の要件 デザイン 会わなければならない.
