PCB技術 - PCB基板近接場EMIを低減するための演算増幅器の使用

EMIを減らす最良の方法の一つPCB基板設計操作増幅器を柔軟に使用する.残念ながら,多くのアプリケーションで,EMIを減らすための演算増幅器の役割は、通常無視される.

pcb設計のための電磁干渉（emi）を低減する最良の方法の一つは，オペアンプ（オペアンプ）を柔軟に使用することである。残念なことに、多くのアプリケーションでは、EMIを低減するための演算増幅器の役割がしばしば見落とされている。これは「オペアンプがEMIに影響されやすく、雑音に対する干渉妨害能力を高めるためにより多くの対策を取らなければならない」という偏見によるかもしれないこれは多くの以前に生成された構成要素にとって真実であるが、最近の演算増幅器は通常、以前の世代より優れた干渉性能を有することを、設計者は認識してはならない。また、設計者は、ノイズを低減するために、演算増幅器回路がシステムおよびPCB設計を提供することができるという主要な利点を理解し、または考慮することもできない。本稿は，emiのソースをレビューし，高感度pcb設計のための近接場emiを緩和するのに役立つ演算増幅器の特性を論じた。

EMI源，擾乱回路及び結合機構

EMIは電気的ノイズの原因による干渉であり、通常は意図的で望ましくない。様々な状況において、妨害ノイズ信号は、電圧、電流、および電磁放射の1つであり、またはノイズ源は、これらの3つの形態のいくつかの組み合わせで妨害された回路に結合される。

EMIは無線周波数干渉（RFI）に限定されない。「下」の周波数範囲では、スイッチングレギュレータ、LED回路、および数十から数百kHzの範囲で動作するモータドライバのような、無線周波数より低い周波数帯域において強力なEMIソースが存在する。60 Hzのラインノイズは別の例です。ノイズ源は、4つの結合機構のうちの1つ以上を介してノイズを妨害回路に伝達する。

これらの4つの方法のうちの3つは近接場結合であると考えられます, 伝導結合を含むこと, 電界結合, 磁界結合. 第四の機構は遠方場放射結合である, 複数の波長で電磁エネルギーを放射することができる.

差動モード雑音の能動フィルタリング

能動演算増幅器フィルタは、回路帯域幅内のPCB上のEMIおよびノイズを著しく低減することができるが、多くの設計において完全には利用されない。所望の差動モード（DM）信号を周波数帯域で制限することができ、不要なDMノイズをフィルタリングすることができる。図1は、寄生キャパシタンス（CP）を介した入力信号に結合されたDMノイズを示す。結合された信号およびノイズは、一次能動ローパスフィルタによって受信される。差動演算増幅器回路のローパス遮断周波数は、R 2とC 1が要求する信号帯域幅よりも高く設定される。

高周波数は20 db／10倍減衰する。より大きい減衰が必要であるならば、より高いアクティブフィルタ（例えば- 40または- 60 dB / 10年）を使用できます。1 %の許容範囲で抵抗を使用することを推奨します。同様に、優れた温度係数（NPO、COG）及び5 %（又は＜5 %）の許容範囲を有するコンデンサは、最良のフィルタ性能を得ることができる。CM雑音は、2つのオペアンプの入力において共有されるノイズ電圧（または同じ）として記述することができ、オペアンプが測定しようとしているか、調整しようとする期待されるDM信号の一部ではない。

演算増幅器の重要な利点は、差動入力段アーキテクチャおよび差動増幅器として構成されるときのCMノイズを抑制するその能力にある。コモンモード阻止比（CMRR）は、オペアンプの各々について指定することができるが、回路のトータルCMRRには、入力およびフィードバック抵抗の影響も含まなければならない。抵抗変化はcmrrに強く影響する。したがって、0.1 %、0.01 %以上の許容値を有する整合抵抗器は、適用によって要求されるCMRRを達成することができる。良好な性能は外部抵抗器を使用することによって達成することができるが、内部のトリミング抵抗器を有する器具または差動増幅器を使用することは別の選択肢である。

前述したように、アクティブフィルタリングおよびCMRRは、MHz範囲までのDMおよびCM EMIを含む、コンポーネントの周波数帯域制限内の回路ノイズを確実に低減することができる。しかしながら、予想される動作周波数範囲より上のRFIノイズへの暴露は、コンポーネントの非線形挙動を引き起こす可能性がある。DMおよびCM RFIノイズは、内部ダイオード（シリコン上のp－n接合によって形成される）によって整流することができるので、オペアンプは、それらの高インピーダンス差動入力段でRFIに最も影響を受けやすい。整流後、小さな直流（DC）電圧またはオフセットが生成され、それは増幅され、出力で誤ったDCオフセットとして現れることがある。システムの精度と感度によっては、回路性能や挙動が悪い場合がある。

幸いにも、2つの方法のうちの1つを使用して、RFIに対するオペアンプの反干渉能力（または感度を減らす）を改善することができます。第1の最良の選択肢は、EMI硬化された演算増幅器を使用することであり、これは、数十MHzの範囲の雑音を、GHzと同じくらい高く抑えることができる内部入力フィルタを含む。tiは80種類以上のemi硬化成分を提供している。ti演算増幅器パラメータサーチエンジンを通してemi硬化を探索できる。第2のオプションは、オペアンプの入力に外部のEMI / RFIフィルタを加えることです。デザインが内部のEMIフィルタを含まないコンポーネントだけを必要とするなら、これは唯一のオプションであるかもしれません。

演算増幅器の別の重要な特性は、その非常に低い出力インピーダンスであり、通常、ほとんどの構成においては数オーム（又はそれ以上）である。EMIを減少させるのに有益な方法を理解するためには、まず、EMIが低インピーダンス及び高インピーダンス回路にどのように影響するかを考慮する必要がある。

実際のシステムで, 100 - 400 kHzの範囲のI 2 Cシリアルバス・クロックは、オーディオADCと回路. I 2 Cクロックは通常バースト（不連続）で駆動するが, シミュレーションは、クロックが駆動される可能性のある効果を示す. 高密度オーディオとインフォテインメント PCB設計, クロックルーティングは確かに敏感なオーディオトレースの近くに現れるかもしれません. 寄生虫の数だけPCB基板容量妨害されたオーディオ信号に容量結合および注入クロックノイズ電流を発生させることができる. 図3は、1 pFの寄生容量のみを使用したシミュレーションの例である.

どのように、オーディオ回路は雑音を減らしますか？事実は、妨害された回路のインピーダンスを減らすことが結合ノイズに対するその感度を減らす方法であることを証明した。より高いソースインピーダンス（＞50アンペア）の回路では、回路負荷に関連するソースインピーダンスを最小にすることによって結合ノイズを低減することができる。図4において、同相構成のOPE 350は、信号をバッファリングし、負荷からソースインピーダンスを分離するために回路に加えられる。600アンペアと比較して、オペアンプの出力インピーダンスは非常に低い。そして、それは大幅にクロックノイズを減らす。

電源ピンにデカップリングコンデンサを加えることは、高周波EMIノイズをフィルタリングして、演算増幅器回路の干渉防止を強化するために非常に有用である。この論文のすべての図は、デカップリングコンデンサCDが回路の一部であることを示している。デカップリングの問題はすぐに非常に複雑になるでしょうが、どんなデザインにも適用される理想的な「親指の規則」があります。特に以下の特性を持つキャパシタを選択する

（a）X 7 R、NPO又はCOG等の優れた温度係数；

（b）非常に低い等価直列インダクタンス（ESL）；

（c）所要スペクトル範囲内の最低インピーダンス；

（d）1〜100 nFの範囲の容量値は一般に適用可能であるが、上記（b）及び（c）は静電容量値（d）よりも重要である。

コンデンサおよび配線接続のレイアウトは、選択されたコンデンサと同じくらい重要である. コンデンサを電源ピンにできるだけ近接させる. コンデンサとコンデンサの接続 PCBパワー/地面はできるだけ短いはずだ, と短いトレースまたはビア接続を使用することができます.