PCB技術 - 革新的PCB設計技術並列設計法

最新のソフトウェア技術は、効率的な並列 回路基板設計. この新しい技術は、複数のデザイナーと異なる種類のツールを同時に同じデザインデータベースで動作させることができます, と設計生産性を大幅に改善することができます.

いくつかの部分に分割し、独立して各部分を完成する伝統的な方法とは異なり、この新しい技術は、共通のデータベース上で並列プロセスを作成することができますし、自動的にプロセスの変更を同期し、それらの間の可能な衝突を解決することができます。これは、EDA業界で初めてです。

1990年代の回路基板設計におけるcadの普及により，製造現場は自動化と工程最適化により設計生産性を継続的に向上させた。残念なことに、回路設計ソフトウェア技術の連続的な革新により、新しい信号、コンポーネントまたは基板レベルの製造技術のサポートの要求も増加しているので、全体の設計時間はほとんど短くなっていない（あるいはより長い）。

設計方法論に根本的な変化がないならば、ソフトウェアは常に発展曲線のリーダーになるよりむしろハードウェア技術の信奉者の役割を演じます。同じデザインと並列エンジニアリング技術に従事している複数のエンジニアは、常に生産性ブレークスルーのために効果的な魔法武器でした。伝統的な分割統治法は、設計をいくつかの部分に分割し、各技師の手に割り当てる。最後に、部品が接続され、強制されます（意思決定が自動的に定義済みのルールに従って）または独創的な方法（エンジニアが自動的に意思決定を許可する）。すべての競合を解決します。

この方法は回路設計に非常に有効である。それでも、このメソッドは、モジュール名の間の相互接続問題を解決するために、多くのマニュアル作業を必要とします。デザイナーが互いが何をしているかについて見ることができない限り、これらの間違いは起こりそうです。

並列設計法が複数の設計者が同時に同じ設計をすることができるならば、他のデザイナーによって作られた編集内容を見ることができて、リアルタイムで様々な潜在的衝突を自動的に管理することができます。最適柔軟性と生産性

並列設計アーキテクチャ

新しい並列設計技術は，設計プロセス管理者と複数の設計クライアントをネットワーク環境で実行する必要がある。サーバソフトウェアの主な仕事は、各クライアントからの更新要求を受信し、デザインルールが違反されないように要求をチェックし、更新内容に従って各クライアントを同期させることです。

各クライアントは専用のプロセッサとメモリを持たなければなりません。新しい並列設計アーキテクチャは，通信システムがクライアントとサーバ間の情報のリアルタイムかつ効率的な交換に必要な最小帯域幅と最大遅延をサポートできると仮定した。各クライアントは、サーバー全体のデザインを見て、他のクライアントの編集を観察サーバーがそれらを処理します。デザインデータベースは、インターネット上の任意の場所に格納することができます。

この並列設計アーキテクチャは、複数のPCB設計者が、設計を論理的にまたは他の方法で分割することなく同時に同じ設計を行うことを可能にする。これはセグメンテーション境界に関連したすべての問題とセグメンテーション接続操作の間のデータ完全性の管理が発生しない本当にリアルタイムの共同設計環境です。

複数の設計者は、制約なしで並列に同じ設計を行うことができるので、設計サイクル全体を大幅に短縮することができる。

各デザインには関連デザインチームがあり、チームのメンバーだけがデザインデータにアクセスできます。任意のチームメンバーは、サーバーと単一のクライアント上でデザインミーティングを開始することができます。他のクライアントはいつでも会議に参加することができます。

デザインは最初にサーバーにロードされます。クライアントが会議に参加し、サーバーのデザインの現在の状態をクライアントのメモリに自動的にダウンロードすると、クライアントは初期化され、同期されます。クライアントがデザインミーティングに参加すると、アプリケーションで使用できる標準の編集ツールを使用してデザインを編集できます。

Editイベントはクライアントが開始した独立したアクティビティであり、更新要求としてサーバーに送信されます。例えば、A点からB点までの要素の移動は編集イベントを構成する。イベントの開始は要素を選択することです、そして、イベントの終わりはマウスクリック（または等しい入力）によって新しい位置を示すことです。Editイベントをトランザクションとしてサーバーに送信します。トランザクションは削除する方法と、何を追加するかについて説明します。

クライアントによって生成された各エディットイベントは、サーバーに送信される前に、ローカルデザインルールチェック（DRC）を実行しなければならない。エディット要求を受けた後、サーバはデザインデータベースに統合し、DRCを実行する。問題が見つからないならば、Edit要求は承認されて、クライアントの内部の中心データベースの同期のために出力メッセージ待ち行列を通してすべてのクライアントに送られます。

ほとんどのコンピューティング時間はローカルクライアントに費やされます。ターゲットオブジェクトはクライアント側で追加、編集、削除され、これらのエディット（プッシュ、スクイーズ、スムージングなど）に関連するすべての自動タスクが同時に実行されます。クライアントと比較して、サーバ負荷は比較的軽いので、システムパフォーマンスは影響を受けません。この環境のテストは、サーバーの応答速度が非常に高速であり、クライアントの速度を遅くしないことを示します。

並列設計技術の第2の応用は回路基板の自動配線である。分散配線自動配線は，長年にわたる回路基板配線ソフトウェアの強力な武器である。icルータは過去に実行のための分散環境に変換された。しかしながら、回路基板の配線問題は非常に異なる。これまで、人々はまだ自動ルータが同じデザイン利点を完了するために複数のコンピュータを完全に利用するように適応されなければならないと思います。ソフトウェアベンダーとサードパーティのエンジニアは、許容できるパフォーマンス改善を達成する多くの試みをしました、しかし、彼ら全員は失敗に終わりました。

新しい並列設計技術によって採用されたアーキテクチャは，分散配線環境において重要な問題の多くを解決でき，競合の防止または解決の仕方を知っている。同様に、サーバーは、設計プロセス管理の役割を果たし、各オートルータークライアントからの要求は、サーバー内の他のクライアントに統合、チェック、およびブロードキャストされます。すべての自動ルータクライアントは同期して保たれるので、新しい配線経路が局所的に加えられるとき、配線経路闘争の確率は小さいです。

効率的なツールの統合

回路設計は多くのステップと規則を含むプロセスであるので、優れた生産性を得るために、最も効率的なポイント・ツールは密接に統合されなければならない。データと規則は設計プロセスを通してスムーズに流れなければなりません。

過去20年, EDA産業は前例のない合併と買収を生み出した. 結果的に, ソフトウェアベンダーの設計プロセスは多くのツールの統合に依存する. 加えて, ラージ PCB会社 多くのソフトウェアサプライヤーのツールを自分のユニークなデザインプロセスに統合する必要があります.

便宜的な処置は、1つのツールのASCII出力が他のツールのASCII入力形式に変わるインタフェースを書くことです。そうすることは何百ものASCIIインタフェースを生じます。そして、それぞれは一般的なデータモデルと規則互換性問題を克服するのに用いられます。

この統合方法の基本的な要件は、すべてのアプリケーションが完全に互換性のあるデータモデルを持たなければならないということです。各アプリケーションはさまざまなツールと異なる自動化ツールを使用してデータを処理することができますが、各アプリケーションは変更を受け取ることができ、それらを認識する必要があります。

また、並列設計技術を使用して、アプリケーションを統合して、特定のコンポーネントの設定、配置、ルーティング、埋め込みコンポーネントの編集などを行うことができます。もしそうならば、そのアプリケーションは自動的にそれらの特定の機能の使用を許すだけに制限されることができます。

回路とボード設計

並列レイアウトと並列統合に必要な技術を組み合わせることにより，設計プロセスにおける複数の異なるアプリケーションを統合し，同時に複数の設計者によって使用できる環境を形成することができる。

複数のアプリケーションが同時に実行されているので, PCB技術者は追加経路の信号完全性効果を迅速に理解できる. 例えば, 携帯電話設計三次元機械システム, の動作 PCBコンポーネント レイアウトで更新することができますすぐにチェック.