PCB技術 - DSP PCB設計の品質を保証する方法

チップ集積度の向上に伴い、チップピンの数も増加し、デバイスのパッケージもDIPからOSOP、SOPからPQFP、PQFPからBGAへと変化している。TMS 320 C 6000シリーズはBGAパッケージを採用している。回路応用の面では、BGAパッケージは成功率が高く、修復率が低く、信頼性が高いという特徴がある。その応用はますます広くなっている。しかし、BGAパッケージはボールゲートアレイチップパッケージに属しているため、開発中である。システムの物理的実現、すなわちボードレベル設計は多くの高速デジタル回路設計技術に関連している。

高速システムでは、ノイズ干渉の発生が最初の影響因子である。高周波PCB回路も放射と衝突を発生し、より速いエッジレートはリンギング、反射、クロストークを発生する。高速信号レイアウトと配線の特殊性を考慮しないと、設計された回路基板は正常に動作しません。そのため、PCBボード設計の成功はDSP回路設計過程における非常に重要な一環である。

そのため、PCBボードの設計品質は非常に重要です。これは最適化設計理念を現実に転化する唯一の道である。以下に高速DSPシステムにおけるPCBボードの信頼性設計に注意すべきいくつかの問題を討論した。

1.電源設計

高速DSPシステムのPCBボード設計において、まず考慮しなければならないのは電源の設計である。電源設計では、信号整合性の問題を解決するために一般的に次の方法が使用されています。

1.電源と接地のデカップリングを考慮する

回路基板に専用の接地層と電源層があるかどうかにかかわらず、電源と接地の間に一定かつ合理的に分布する容量を増加させなければならない。スペースを節約し、貫通孔の数を減らすためには、より多くのチップコンデンサを使用することをお勧めします。パッチコンデンサはPCB基板の裏面、すなわち溶接表面に配置することができる。チップコンデンサは、幅の広いワイヤで貫通孔に接続され、貫通孔を介して電源とグランドに接続されている。

2.配電を考慮した配線規則

独立したアナログおよびデジタル電源プレーン

高速で高精度なアナログ素子はデジタル信号に敏感である。例えば、増幅器はスイッチングノイズを増幅してパルス信号に近づけるので、プレートのアナログとデジタル部分、電力層は通常分離する必要があります。

3.アイソレーション敏感信号

高周波クロックなどのいくつかの敏感な信号はノイズ干渉に特に敏感であり、高レベルの隔離措置を取らなければならない。高周波クロック（20 MHz以上のクロック、または反転時間が5 ns未満のクロック）は、少なくとも10 mil、保護アース幅が少なくとも20 milのアース保護が必要です。穴と地面の接触は良好で、5センチごとに穴を開けて地面と接続している。22島〜220島の減衰抵抗器はクロック送信側に直列に接続されなければならない。これらの回線による信号ノイズによる干渉を回避することができる。

2.ソフトハードウェアの耐干渉設計

通常、高速DSPアプリケーションシステムPCBボードは、システムの特定の要件に基づいてユーザによって設計される。設計能力と実験室の条件が限られているため、信頼性の高い耐干渉措置を取らなければ、作業環境が理想的でないと、電磁干渉が発生し、DSPプログラムの流れが乱れてしまう。DSPの通常の動作コードが回復しない場合、プログラムは暴走したりクラッシュしたり、一部のコンポーネントを破損したりする可能性があります。対応する干渉防止措置をとることに注意しなければならない。

1.ハードウェア干渉防止設計

ハードウェアの耐干渉効率が高い。システムの複雑さ、コスト、体積に耐えることができる場合は、ハードウェアの耐干渉設計を優先的に採用します。一般的に使用されるハードウェア干渉防止技術は、次のように要約できます。

（1）ハードウェアフィルタリング：RCフィルタは各種の高周波干渉信号を大幅に弱めることができる。たとえば、「バリ」の干渉を抑えることができます。

（2）合理的な接地：合理的に接地システムを設計し、高速デジタルとアナログ回路システムに対して、低インピーダンス、大面積の接地層を持つことは非常に重要である。接地層は高周波電流に低インピーダンスの戻り経路を提供するだけでなく、EMIとRFIをより小さくすることができ、外部干渉にも遮蔽作用がある。PCB設計の過程で、アナログ接地とデジタル接地を分離する。

（3）遮蔽措置：交流電源、高周波電源、強電流設備とアークによるスパークは電磁波を発生し、電磁干渉のノイズ源となる。上記の装置は、金属ハウジングに囲まれて接地されていてもよい。これは電磁誘導による遮蔽物の干渉に非常に有効である。

（4）光電分離：光電アイソレータは異なる回路基板間の相互干渉を効果的に回避することができる。高速光電アイソレータは、通常、DSPとセンサ、スイッチなどの他のデバイスとのインタフェースに使用されます。

2.ソフトウェアの耐干渉設計

ソフトウェアの耐干渉性は、ハードウェアの耐干渉性に取って代わることができない利点がある。DSP応用システムにおいて、ソフトウェアの耐干渉能力も十分に掘り起こし、干渉の影響を最大限に減らすべきである。以下にいくつかの有効なソフトウェア耐干渉方法を提供する。

（1）デジタルフィルタリング：アナログ入力信号のノイズはデジタルフィルタリングによって除去することができる。一般的なデジタルフィルタリング技術は：中央値フィルタリング、算術平均フィルタリングなどを含む。

（2）トラップの設定：未使用のプログラム領域にブートプログラムのセグメントを設定します。プログラムが干渉してこの領域にジャンプすると、ブートプログラムはキャプチャされたプログラムを指定されたアドレスに強制的にブートし、特殊なプログラムを使用してエラープログラムを修正します。処理する。

（3）命令冗長：2バイト命令と3バイト命令の後に2または3バイトの無操作命令NOPを挿入し、DSPシステムがプログラム暴走の妨害を受けた時にプログラムが自動的に正しい軌道に入ることを防止することができる。

（4）番犬タイミングの設定：暴走したプログラムが「無停止ループ」に入った場合、通常は「番犬」技術を使用してプログラムを「無停止ループ」から離脱させる。その原理はタイマーを使用し、タイマーは設定された周期に応じてパルスを発生する。このパルスを生成したくない場合は、DSPは設定サイクル未満の時間でタイマーを消去します。しかし、DSPプログラムが実行されている場合はありません。タイマは必要に応じてクリアされ、タイマが生成したパルスはDSPリセット信号として使用され、DSPを再リセットして初期化します。

三、電磁互換性設計

電磁互換性とは、複雑な電磁環境で電子機器が正常に動作する能力を指す。電磁互換性設計の目的は、電子機器が各種の外部干渉を抑制できるようにするとともに、電子機器の他の電子機器への電磁干渉を減らすことができるようにすることである。実際のPCBボードでは、多かれ少なかれ電磁干渉現象、すなわち隣接信号間のクロストークが存在する。クロストークの大きさはループ間の分布容量と分布インダクタンスと関係がある。信号間のこのような相互電磁干渉を解決するには、次のような措置をとることができます。

1.合理的な線幅の選択

過渡電流が印刷線路に与える衝撃干渉は主に印刷線路のインダクタンスによって引き起こされ、そのインダクタンスは印刷線路の長さに比例し、幅に反比例する。したがって、短くて広いワイヤを使用することは、干渉を抑制するのに有利である。クロックリード線とバスドライバの信号線は通常大きな過渡電流を有し、それらの印刷線はできるだけ短くすべきである。ディスクリート素子回路では、印刷線幅は約1.5 mmで要求を満たす。集積回路の場合、プリント配線幅は0.2 mmから1.0 mmの間である。

2.井戸字格子状配線構造を採用する。

具体的には、PCB基板の第1層に水平配線を行い、次の層に垂直配線を行う。

四、放熱設計

放熱を容易にするために、プリント基板は単独で取り付けたほうがよく、板の間隔は2センチ以上でなければならない。同時に、プリント基板上の部品のレイアウト規則に注意しなければならない。水平方向において、大出力デバイスは、熱伝達経路を短縮するために、プリント基板の縁部にできるだけ近づけるように配置され、垂直方向において、大電力デバイスはできるだけプリント基板の上部に近づき、それによって他の部品の温度への影響を低減する。温度により敏感な部品は、大量の熱を発生する装置の上に直接置かずに、できるだけ温度の比較的低い領域に置かなければならない。

高速DSP応用システムの様々な設計の中で、どのように完璧な設計を理論から現実に転化するかは、高品質のPCBボードにかかっている。信号の品質をどのように高めるかは非常に重要です。そのため、システムの性能が良いかどうかは設計者のPCBボードの品質と密接に区別できない。