PCB技術 - PCB基板キー信号を配線する方法

にPCB基板配線規則, 「キー信号ライン優先」原理がある, それで, 電源, アナログ信号, 高速信号, クロック信号, 差動信号および同期信号および他のキー信号は優先順位付けされる. 次, これらのキー信号の配線要件を詳細に理解するようになるかもしれない.

PCBキー信号を配線する方法

アナログ信号配線要件

アナログ信号の主な特徴は不良干渉であり，配線時にはアナログ信号の保護が主に考慮される。

アナログ信号の処理は主に以下の点に反映される。

（1）干渉防止能力を高めるためには配線をできるだけ短くする。

（2）アナログ信号によってインピーダンス制御の必要条件をあげることができ、適切に配線を厚くすることができる。

（3）配線領域を制限して、デジタル信号から離れてアナログ領域の配線を完了しようとする。

高速PCB 信号配線要件

多層配線

高速信号配線回路は集積度が高く配線密度が高い傾向がある。多層基板の使用は配線のためだけでなく，干渉を低減する有効な手段である。層の数を合理的に選択することにより、プリント基板のサイズを大幅に小さくすることができ、中間層を十分に使用して、シールドを設定することができ、近接接地をよりよく実現でき、寄生インダクタンスを効果的に低減することができ、信号伝送長を効果的に短くすることができ、信号交差干渉を大幅に低減することができる。

鉛の少ない曲げ

高速回路装置のピン間のリードベンドが少ないほど、より良い。高速信号配線回路配線のリード線は、完全な直線を採用するのに最適であり、これを回す必要がある。45度程度の破線または円弧で回すことができます。この要求は、低周波回路における鋼箔の固定強度を向上させるのに使用され、高速回路では、この要件を満たすことができる。一つの要求は，高速信号の外部放射と相互結合を低減し，信号放射と反射を減少させることである。

鉛が短いほど、よりよい

高速信号配線回路のピン間のリード線は短くなる。リードが長いほど、分布インダクタンスおよび分布キャパシタンスが大きくなり、システムの高周波信号の通過に影響を与える。同時に、回路の特性インピーダンスも変化させ、システムを反射させて振動させる。

リード層間のより少ない交番、より良い

より少ないリードレイヤーは、高速回路デバイスのピンの間で交替する。いわゆる「リード線の層間交替がより少なく、より良い」とは、部品接続プロセスで使用されるより少ないビアがよりよいことを意味する。1つのビアが約0.5 pFの分布キャパシタンスをもたらすことができ、回路の遅延が著しく増加し、ビアの数を減らすことによって速度を大幅に増加させることができる。

パラレルクロス干渉に注目

高速信号配線は，信号線の近接並列ルーティングによって導入された「クロス干渉」に注目しなければならない。平行分布を避けることができないならば、「グランド」の大部分は干渉を大いに減らすために平行信号線の反対側に配置されることができます。

枝や切り株を避ける

高速信号配線は枝の分岐や形成を避けるために樹幹（スタブ）を試みる必要があります。ツリーの切り株は、信号の反射とオーバーシュートを引き起こすことができるインピーダンスに大きな影響を与えるので、我々は通常、設計時に切り株や枝を避ける必要があります。デイジーチェーン配線を使用して、信号への影響を軽減します。

PCBキー信号を配線する方法

信号線の内側の層に行きましょう

表面上の高周波信号線は大きな電磁放射を発生させる傾向があり、外部電磁放射または要因からの干渉にも影響を受けやすい。電源と接地線の間に高周波信号線を配線し、電源と底層で発生した放射線を電磁波で吸収する。

クロック信号配線要件

デジタル回路設計において、クロック信号は、高状態と低状態の間で発振する信号であり、回路の性能を決定する。クロック回路はディジタル回路において重要な位置を有し，同時に電磁放射の主な源である。また、クロック処理方法は、PCBレイアウト時に特に注意を要する。はじめにクロックツリーを明らかにし，各種クロック間の関係を明らかにし，配線時の処理を良好に行うことができる。加えて、クロック信号はEMC設計において困難な点であり、EMC試験指標を必要とする項目には特別な注意を払うべきである。

従来のクロックラインのインピーダンス制御および等長性要求に加えて、以下の課題が注目される。

1.クロック信号の最適配線層を選択してみてください。

2.クロック信号の分割を横断しないようにしてください。

3.クロック信号と他の信号との間の距離、少なくとも3 Wに注意してください。

4.EMC要件を有する設計においては、配線層が長い場合は、内部配線をできるだけ選択する。

5.クロック信号の終端整合に注意を払う。

6.クロック信号を伝送するためにデイジーチェーン構造を使用しないでください、しかし、星構造、すなわち、全てのクロック荷は直接クロック電源ドライバに接続しています。

7.水晶発振器の入出力端子に接続されている全ての配線は、ノイズの干渉や、水晶発振器への分配容量の影響を低減するために、できるだけ短くしなければならない。

結晶コンデンサ接地線は、可能である最も広くて最も短いワイヤーで装置に接続されなければなりません;水晶発振器に最も近いデジタルグラウンドピンは、ビアを最小にしなければならない。

ディジタル回路では、通常のクロック信号は、高速エッジ変化と高い外部クロストークを有する信号である。したがって、設計において、クロック線は接地線によって囲まれなければならない。そして、接地ワイヤは分配された静電容量を減らすために用いるべきである。そして、それによって、漏話を減らす高周波信号クロックは、低電圧のクロック信号を使用して接地モードをラップし、接地に注意を払う。ホールの完全性

差動信号配線要件

差動信号は、差動信号とも呼ばれ、1つのデータを送信するために逆極性で2つの全く同じ信号を使用し、判定は2つの信号のレベル差に依存する。つの信号が全く同じであることを確実にするために、配線のとき、それらは平行に保たれなければなりません、そして、線幅と線間隔は変わらないままです。

キー信号をルートする方法 PCB基板設計

回路基板上では、差動トレースは、等しい長さ、等しい幅、近接、および同じレベルの2つのラインでなければならない。

等しい長さ：等しい長さは2つの線の長さができるだけ長くなければならないことを意味します。コモンモードコンポーネントを減らす。

等しい幅と等しい距離：等しい幅は、2つの信号の跡幅が同じに保たれる必要があることを意味します、そして、等しい距離は2つの線の間の距離が一定で平行に保たれなければならないことを意味します。

リマインダー：クロック信号、高周波信号、および高感度信号のような主要な信号のために専用の配線層を提供し、最小ループ領域を確保しようとする。シールドのような方法を使用して、信号品質を確実にするために、安全距離を増やしてください。