PCB技術 - PCB基板設計プロセスに注意を払うべきこと

1.デザイン出力

PCB基板設計 プリンタやガーバーファイルにエクスポートすることができます. プリンタは プリント配線板層, デザイナーとレビュアーがチェックするのに便利ですGerberファイルはプリントボードを製造するためにボードメーカーに渡される. ガーバーファイルの出力は非常に重要です. このデザインの成功か失敗に関連している. ガーバーファイルを出力する際に注意を要する事項については、次のようになります.

出力する必要がある層は、配線層（トップ層、ボトム層、中間配線層）、パワー層（Vcc層およびGND層を含む）、シルクスクリーン層（トップシルクスクリーン、ボトムシルクスクリーンを含む）、ソルダーマスク（トップ半田マスクを含む）およびボトムソルダーマスクを含む。次に、追加ドキュメントウィンドウのドキュメント項目でルーティングを選択し、Gerberファイルが出力されるたびに、Pink Managerのプレーン接続を使用してPCBダイアグラムに銅を注ぎます。それがCAM平面にセットされるならば、平面を選んでください。レイヤー項目を設定する場合は、レイヤー25を追加し、レイヤ25レイヤーでパッドとVISCを選択します。デバイス設定ウィンドウ（デバイスの設定を押す）で、アパーチャの値を変更する。各レイヤーのレイヤーを設定するときは、ボードのアウトラインを選択します。E .シルクスクリーン層のレイヤーを設定する場合は、パーツタイプを選択しないでください、上部層（底層）とシルクスクリーン層、テキスト、linefのアウトラインを選択します。はんだマスク.レイヤーのレイヤーをセットするときに、バイア・マスクがビアに添加されない、そして、特定の状況に従って決定されるハンダ・マスクを示すためにビアを選択しないことを示すビアを選ぶ。G .ドリルリングファイルを生成するときは、PowerPPCBの欠陥の設定を保存してください。H .すべてのgerberファイルが出力された後に、開いて、CAM 350で彼らを印刷してください、そして、デザイナーとレビュアーは「PCBチェックリスト」に従ってビアをチェックします。掘削コストは、通常、PCB製造コストの30〜40を占めている。簡単に言えば、PCB上のすべての穴をviaと呼ぶことができます。機能の観点から、ビアは2つのカテゴリーに分けられることができます：

2.各層間の電気的接続として使用する

これは、デバイスを修正または配置するために使用されます。プロセスに関して、これらのビアは、一般に三つのカテゴリー、すなわち盲目のビア、埋込みビアおよびビアを通して分けられる。ブラインドホールは、プリント回路基板の上面および底面に位置し、ある深さを有する。これらは、表面線と下の内側の線を接続するために使用されます。穴の深さは、ある比率（開口）を超えない。埋め込み穴は、回路基板の表面に延在しないプリント回路基板の内層に位置する接続孔を指す。上記2種類のホールは、回路基板の内層に位置し、積層前のスルーホール形成工程によって完成し、ビア形成時にいくつかの内層を重ね合わせてもよい。

第3のタイプはスルーホールと呼ばれ、回路基板全体を貫通し、内部配線や位置決め用ホールを取り付ける部品として用いることができる。スルーホールは、プロセスにおいて実装が容易であり、コストが低いため、他の2種類のスルーホールの代わりにプリント回路基板のほとんどが使用される。以下のビアホールは、特に指定しない限りビアホールとする。設計図から見ると、ビアは主に2つの部分から構成され、1つは中央のドリル穴であり、もう一方はドリル穴の周りのパッド領域である。これらの2つの部品のサイズは、ビアのサイズを決定する。

明らかに, 高速で, 高密度 PCB設計, 設計者は常にバイアホールが小さいことを望みます, より良い, より多くの配線スペースがボードに残ることができるように. 加えて, ビアホールは小さい, それ自身の寄生容量. より小さい, より高速な回路に適している. しかし, ホールサイズの縮小もコストの増加をもたらす, そして、ビアのサイズは無期限に減少できない. それは穴やメッキなどのプロセス技術によって制限される, 穴が長いドリル, 簡単に中央位置から逸脱することです穴の深さが穴の直径の6倍を超えるとき, 穴壁は銅で均一にめっきされることが保証されない. 例えば, 通常の6層PCB板の厚さ（貫通孔深さ）は約50 Milであり、したがって、最小掘削直径は プリント配線板メーカー 提供することができますのみ.

VIAの寄生容量

ビア自身は接地に寄生容量を有する。ビアのグランド層上の分離孔の直径がD 2であることが知られている場合、ビアパッドの直径はD 1であり、PCB基板の厚さはTであり、基板基板の比誘電率は、いずれも1つである。ビアの寄生容量の大きさは、C＝1.41μTd 1／（D 2−D 1）である。例えば、50 milの厚さのPCBについては、内径10 mil、パッド径20 milのビアを使用する。

パッドと接地銅領域との距離は32 milであり、上記の式を通してビアの寄生容量を近似できる。4 x 0050 x 0020／（0.032−0.020）＝0.517 pF、この部分は、キャパシタンスによる立ち上がり時間の変化はT 10−90＝2.2 C（Z 0／2）＝2.2 x 0である。517 x（55 / 2）= 31.28 ps。これらの値から分かるように、1つのビアの寄生キャパシタンスに起因する立ち上がり遅延の影響は明らかではないが、ビアが層間に切り替わるためにトレースに複数回使用される場合、設計者は慎重に考慮すべきである。

VIAの寄生インダクタンス

同様に、ビアと共に寄生容量が存在する。高速デジタル回路の設計では、ビアの寄生インダクタンスに起因する損傷は、寄生容量の影響よりも多い。その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めます。ビアのインダクタンス、Hはバイアの長さ、Dは中心ドリルホール径である。ビアの直径はインダクタンスに小さい影響を与え、ビアの長さはインダクタンスに最大の影響を与えることが式から分かる。なお、上記の例を用いて、ビアのインダクタンスを＝5.08 x 0として算出することができる。050 [ LN ( 4 x 0.050 / 0.010 ) 1 ] = 1