高速信号は今やPCB設計の主流となっている。PCB基板エンジニアとしては、実際のプロジェクト設計で高速信号工学の経験を徐々に蓄積するほか、自分の知識構造を絶えず更新する必要があります。
高速信号の分類
一般的な高速信号は物理インタフェースによって分類され、USB、RJ 45、S-Video、VGA、DVI、HDMI、PCIe、PCI、SAS/SATAなどが含まれる。
論理レベル別に分類され、LVDS、CML、PECLなどが含まれる。
高速信号PCB設計フロー
1.高速信号事前シミュレーション解析
ハードウェア回路モジュールの区分と構造の初期配置に基づいて、重要な高速信号品質が試験に合格したかどうかをシミュレーション評価する。不合格の場合は、ハードウェアモジュールアーキテクチャまたはシステムアーキテクチャを変更する必要があります。シミュレーション信号の品質が合格すれば、モジュールの全体的なレイアウト案と高速回路基板が提供される。シグナルトポロジ構造と設計規則。
2.PCBレイアウト設計
3.PCB配線設計
回路 基板の実際のレイアウトに基づいて、以前のシミュレーションで制定された設計規則と一致しない場合、高速信号品質が要求に合致しているかどうかを再シミュレーションして分析する必要がある。規則は非常に小さいはずで、これは高速信号線の過剰損失を招き、受信側の信号振幅がチップ入力要求に合致しないため、pcb基板機能が故障する可能性がある。
高速信号PCBの設計と処理原理
一般的な高速信号PCBの設計と処理原理は以下の通りである:
(1)レイヤー選択:高速信号を処理する場合、両側GNDのレイヤー処理を優先的に選択する。
(2)処理時に優先的に高速信号の全長を考慮しなければならない。
(3)高速信号ビア数の制限:高速信号の一次レイヤ変更を許可し、レイヤ変更時にGND VIAを追加する。
(4)コネクタ端の高速信号がGNDに隣接するPINがない場合、設計にGND VIAを追加する必要がある。
(5)コネクタにおける高速信号の配線要求:コネクタにおける配線は中央にあるべき。
(6)高速信号に対して、元の信号対の非結合長さと長さ誤差を設定する。長さエラーが発生した場合は、PIN DELAYを追加するかどうかを考慮します。
(7)高速信号を処理する際に、異なるレイヤで信号の送受信を試みる。スペースに制限があり、同じレイヤーを送信および受信する必要がある場合は、受信信号と送信信号との間の距離を増やす必要があります。
(8)高速信号は12 Vから180ミル、クロック信号から65ミル離れていなければならない。
PCB設計エンジニアが身につけなければならない高速信号知識
(1)信号完全性の基礎知識
主に:伝送路基本理論、インピーダンス制御原理、反射/クロストーク制御設計方法
(2)電力完全性の基礎知識
主に:電源ノイズの基本理論、回路基板フィルタリング原理と設計方法
(3)PCB原材料の基礎知識
主に回路基板と板材の銅箔の電気的特性
(4)シグナルトポロジ知識
主に、一般的なバスタイプとPCB設計トポロジ