精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
それに続く原則 プリント配線板設計 ダッシュボードの:
のレイアウトで pcb基板コンポーネント, 相互に関連する構成要素は、できるだけ近くに置かれるべきです. 例えば, 発電機,水晶発振器, また、CPUのクロック入力端子はすべてノイズになりやすい, それで、彼らは近くに置かれなければなりません. 騒音が発生しやすい装置について, 低電流回路, 高電流回路スイッチング回路,これらをできるだけシングルチップの論理制御回路と記憶回路（ROM、RAM）から遠ざける。できれば, これらの回路は回路化できる. 板, これは、反干渉を助長し、回路作業の信頼性を向上させる.
ROM、RAMおよび他のチップのような主要なコンポーネントの隣にデカップリングコンデンサをインストールしようとする。実際、プリント基板トレース、ピン接続および配線などは、大きなインダクタンス効果を含むことができる。大きなインダクタンスは、VCCトレース上で厳しいスイッチングノイズスパイクを引き起こすことがある。Vccトレース上のスイッチングノイズスパイクを防止する唯一の方法は、VCCとパワーグラウンドとの間に0.1 UF電子デカップリングコンデンサを配置することである。表面実装部品が回路 基板上で使用される場合、チップコンデンサは、部品に対して直接使用され、Vccピン上に固定され得る。
このタイプのコンデンサは、低静電容量（ESL）および高周波インピーダンスを有するので、セラミックコンデンサを使用するのが最も好ましい。そして、この種のコンデンサの誘電安定性の温度および時間も非常によい。タンタルコンデンサを使用しないようにしてください。なぜなら、それらのインピーダンスは高周波数でより高いからである。
デカップリングコンデンサを配置する場合、次の点に注意してください。
1.100 ufの電解コンデンサをプリント回路基板の電源入力端に接続します。ボリュームが許すならば、より大きな静電容量はよりよいです。
2.基本的には、0.01μFのセラミックコンデンサを集積回路チップの隣に配置する必要がある。回路 基板のコピーボードのギャップが配置されるにはあまりに小さい場合は、すべての10チップの1〜10のタンタルコンデンサを配置することができます.
3.弱く干渉防止能力を有し、オフ時に大きな電流変化、RAMやROM等の記憶素子を構成する場合、電源線（Vcc）と接地線との間にデカップリングコンデンサを接続する必要がある。
コンデンサのリード線は長すぎることはなく、特に高周波バイパスコンデンサはリード線を取ることができない。
三つ。シングルチップマイクロコンピュータ制御システムにおいては、グラウンドグランド、シールドグラウンド、ロジックグランド、アナロググラウンド等の接地線の種類が多い。接地線と接地点を設計する場合、以下のような問題点を考慮する必要がある。
1.論理グランドとアナロググランドは別々に配線して、一緒に使用することはできません。それぞれの接地線を対応する電源接地線に接続する。設計時には、アナログ接地線をできるだけ厚くし、端子の接地面積をできるだけ大きくする。一般的に言えば、オプトカプラーを介してマイクロコントローラ回路からの入力および出力アナログ信号を分離するのが最もよい。
2.論理回路のプリント基板を設計する場合、接地線は閉ループ状にして回路の干渉防止能力を向上させる。
3.接地線はできるだけ厚くなければならない。接地線が非常に薄い場合、接地線の抵抗が大きくなり、電流変化に伴って接地電位が変化し、信号レベルが不安定になり、回路の干渉防止能力が低下する。配線スペースができれば、主接地線の幅が2〜3 mmであることを保証し、部品ピン上の接地線は約1.5 mmとする。
4.接地点の選択に注意してください。回路基板上の信号周波数が1 MHzよりも低い場合には、配線と部品との間の電磁誘導がほとんど影響を及ぼさず、接地回路により形成される循環電流が干渉に大きな影響を与えるので、ループを形成しないように接地点を用いる必要がある。回路基板上の信号周波数が10 MHzより高い場合、配線のインダクタンス効果により、接地線インピーダンスが非常に大きくなる。このとき、接地回路で形成される循環電流はもはや大きな問題ではない。したがって、接地点インピーダンスをできるだけ少なくするためには、多地点接地を用いる必要がある。
5.電力線のレイアウトに加えて, トレースの幅は、電流の大きさに応じてできるだけ増加させるべきである. 配線, 電力線および接地線のルーティング方向は、データ線16のルーティングと一致しなければならない.配線作業終了時, カバーするグランドワイヤーを使用してください回路基板底痕跡がないところ. これらの方法は、回路の干渉防止能力を高めるのに役立つ.
データ線の幅は、インピーダンスを減らすためにできるだけ広くなければならない。データ線の幅は少なくとも0.3 mm（12 mil）以上であり、0.46個の1／2〜0.5 mm（18 milの1／2〜20 mil）であれば理想的である。
