PCB技術 - PCBレイアウトの基本的なルールのいくつか

電力層と地層との間の電場は可変であるため、電磁干渉は板の縁から放射される。これをエッジ効果と呼ぶ。

解決策は、電界が接地面の範囲内でのみ伝導するように電力層を収縮させることである。H（電源と地上との間の誘電体厚さ）を単位として、電界が20 h縮小すれば、70%の電界を接地面の縁に制限することができ、98%の電界を100 h以内に制限することができる。

PCBレイアウトのその他の注意事項

1.総則

1.1デジタル、アナログ、DAA信号配線領域はPCB上で予め分割されている。

1.2デジタル部品とアナログ部品及び対応する配線はできるだけ分離し、それぞれの配線領域に置くべきである。

1.3高速デジタル信号のルーティングはできるだけ短くしなければならない。

1.4敏感アナログ信号のルーティングはできるだけ短くしなければならない。

1.5電源と接地を合理的に分配する。

1.6 DGND、agnd、およびフィールド分離。

1.7電源とキー信号のルーティングにはワイドワイヤを使用する必要があります。

1.8デジタル回路はパラレルバス/シリアルDTEインタフェースの近くに配置され、DAA回路は電話線インタフェースの近くに配置される。

PCB配線の基本ルールとスキル

2.部材配置

2.1システム回路原理図：

a）デジタル、アナログ、DAA回路及びその関連回路を区分する、

b）各回路においてデジタル、アナログ及び混合デジタル/アナログコンポーネントを区分する、

c）各ICチップの電源と信号ピンの位置に注意する。

2.2 PCB上のデジタル、アナログ、DAA回路の配線面積（一般に2/1/1）を初歩的に分割する。デジタルコンポーネントとアナログコンポーネント、およびそれに対応する配線は、できるだけ離れて、それぞれの配線領域に制限されている必要があります。

注意：DAA回路が大きな割合を占める場合、その配線領域を通じてより多くの制御／状態信号経路があり、素子間隔、高圧抑制、電流制限などの局所規則に基づいて調整することができる。

2.3予備分割後、コネクタとジャックから部品を配置する：

a）コネクタとジャックの周りにプラグインを置く、

b）部品の周囲の電源と接地配線のために空間を空ける、

c）対応するプラグインをコンセントの周囲に置く。

2.4最初のハイブリッドコンポーネント（モデムデバイス、a／D、D／a変換チップなど）：

a）素子の配置方向を決定し、できるだけデジタル信号とアナログ信号のピンをそれぞれの配線領域に向ける、

b）部品をデジタルとアナログ信号の配線領域の境界に配置する。

2.5すべてのシミュレータを配置する：

a）DAA回路を含むアナログ回路コンポーネントを配置する、

b）シミュレータは互いに接近し、txa 1、TXA 2、Rin、VC及びVREF信号配線を含むPCBの側に配置される、

c）txa 1、TXA 2、Rin、VC、VREF信号配線の周囲に高ノイズ部品を配置することを避ける；

d）シリアルDTEモジュールの場合、DTE EIA/tia-232-e

直列インタフェース信号の受信機／ドライバは、チョークコイルやキャパシタンスなどの各ライン上のノイズ抑制デバイスの増加を低減／回避するために、できるだけコネクタに近づき、高周波クロック信号のルーティングから離れなければならない。

2.6デジタル素子とデカップリングキャパシタを配置する：

a）デジタル素子は配線長を減らすために集中的に配置される、

b）ICの電源／接地間に0.1 uFのデカップリングキャパシタを配置し、接続経路をできるだけ短くして、EMIを減らすこと、

c）パラレルバスモジュールの場合、コンポーネントは互いに接近している

コネクタエッジの配置は、ISAバスルーティング長さが2.5インチに制限されるなど、アプリケーションバスインタフェースの基準に適合しなければならない。

d）シリアルDTEモジュールの場合、インタフェース回路はコネクタに近い、

e）水晶発振器回路はできるだけドライバに近づけるべきである。

2.7各領域の接地線は、通常、0オームの抵抗を有する1つまたは複数の点または軸受に接続される。

3.信号経路

3.1モデム信号経路において、ノイズの影響を受けやすい信号線と干渉しやすい信号線からできるだけ離れなければならない。避けられない場合は、中性信号線を使用して隔離する必要があります。

モデムが干渉しやすい信号ピン、中性信号ピン、信号ピンを下表に示します。

モデム信号線

RS−232 Cシリアル信号は、伝送信号、接触信号、アース線の3種類に分類される

（1）伝送信号：TXD（伝送データ信号線）とRXD（受信データ信号線）を指す。TXDを介して送信され、RXDを介して受信される情報のフォーマットは、送信ユニット（バイト）が開始ビット、データビット、パリティビット、停止ビットから構成されることである。

（2）接触信号：RTS、CTS、DTR、DSR、DCD、RI信号を指し、その機能は：

RTS（要求送信）は、PC機がモデムに送信する連絡信号である。ハイレベルは、PCがモデムへのデータ転送を要求していることを示します

CTS（パージ転送）は、モデムがPCに送信する連絡信号である。ハイレベルは、PCが送信するRTS信号にモデムが応答し、リモートモデムにデータを送信する準備ができていることを示す。

DTR（データ端末レディ）は、PCがモデムに送信する連絡信号である。高出力画面は、PCが準備できており、ローカルモデムとリモートモデムの間で通信チャネルを確立できることを示しています。低消費電力画面の場合は、モデムに強制的に通信を終了させます。

DSR（データデバイスレディ）は、モデムがPCに送信する連絡信号である。ローカルモデムの動作状態を示す。ハイレベルは、モデムがテストコール状態にないことを示し、リモートモデムとチャネルを確立できます。

DCD（送信検出）は、モデムがPCに送信する状態信号である。ハイレベルは、ローカルDCEがリモートモデムからキャリア信号を受信したことを示す。

MRI（リンギング指示）は、モデムがPCに送信する状態信号である。ハイレベルは、ローカルモデムがリモートモデムからリンギング信号を受信したことを示す。

（3）アース信号（GND）は、接続されたPCとモデムに同じ電位基準点を提供する。

56 K高速モデムは、1997年に発売されたダイヤル式高速モデムです。その伝送速度は、33.6 kとは全く異なる変復調技術を採用しているため、従来の電話線上の33.6 kbpsの限界速度よりも高く、その動作原理と応用要件も33.6 k高速モデムとは異なる。

DTEとDCE間の接続基準にはcctv.10/x.26、

3.2デジタル信号配線はできるだけデジタル信号配線領域内に置くべきである、

アナログ信号配線はできるだけアナログ信号配線領域に置くべきである、

（配線を制限し、配線が配線領域の外に拡散しないようにするために隔離配線を配置しておくことができる）

デジタル信号ルーティングは、交差結合を低減するためにアナログ信号ルーティングに垂直である。

3.3アナログ信号配線をアナログ信号配線領域に制限するために、分離配線（通常接地）を使用する。

a）アナログ領域の隔離接地配線はアナログ信号配線領域を囲んで、アナログ信号配線領域はPCB板の両側に配置され、線幅50-100 mm、

b）デジタル領域の分離配線はデジタル信号配線領域を囲むべきであり、この領域は線路幅が50-100 mlのPCBの両側に配置され、1枚のPCBの縁は幅が200 mlに配置されるべきである。

3.4並列バスインタフェース信号配線線幅「10 mil（一般的には12〜15 mil）、例えば／HCS、／HRD、／HWT、／reset。

3.5アナログ信号配線幅：MICM、micv、spkv、VC、VREF、txa 1、TXA 2、RXa、Telin、teloutなどの10 mil（一般的には12〜15 mil）。

3.6他のすべての信号のルーティングはできるだけ広く、回線幅は5 MIL（一般的には10 mil）で、部品間のルーティングはできるだけ短くしなければならない（部品を置く時は事前に考慮しなければならない）。

3.7バイパスコンデンサから対応するICまでの配線幅は25 milであり、できるだけ穴をあけないようにしなければならない。

3.8異なる領域を通過する信号線（典型的な低速制御／状態信号など）は、1点（優先）または2点で分離接地線を通過しなければならない。配線が一方の側にしかない場合、分離された接地線はPCBの他方の側に通じ、信号配線をスキップして連続性を維持することができます。

3.9高周波信号のルーティングは90度角の曲がりを避け、平滑な円弧または45度角を使用しなければならない。

3.10高周波信号配線はビア接続の使用を減らすべきである。

3.11すべての信号経路は結晶発振器回路から離れなければならない。

3.12高周波信号ルーティングは単一の連続ルーティングを採用し、多段ルーティングが一点から延びることを避けるべきである。

3.13 DAA回路において、穿孔（全層）の周囲に少なくとも60 milの空間を残す。

3.14接地回路を取り除き、予期せぬ電流フィードバックが電源に影響することを防止する。

4.電源

4.1電源接続関係を決定する。

4.2デジタル信号配線領域において、10 uF電解コンデンサまたはタンタルコンデンサは0.1 uFセラミックチップコンデンサと並列に接続され、その後電源/グランド間に接続される。パワーピークパルスによるノイズ干渉を防ぐために、PCBボードの電源入口端と最遠端に配置します。

4.3デュアルパネルの場合、電源回路の同じ層において、両側の線幅が200 milの電源線で回路を囲む。（反対側は同じ数字で処理）

4.4一般的には、電源線を敷設してから、信号線を敷設する。

5.土地

5.1デュアルパネルでは、デジタルおよびアナログコンポーネント（DAAを除く）の周りと下の未使用領域にデジタルまたはアナログ領域が埋め込まれている。異なるレベルの同一領域が接続され、異なるレベルの同一領域が多重パスで接続されている：Modem DGNDピンがデジタル領域に接続され、AGNDピンがアナログ領域に接続されている、デジタル領域とアナログ領域は直線ギャップで区切られている。

5.2 4層パネルで、デジタルとアナログ領域を使用してデジタルとアナログコンポーネント（DAAを除く）を上書きする。モデムDGNDピンはデジタル領域に接続し、AGNDピンはアナログ領域に接続する、デジタル領域とアナログ領域は直線ギャップで区切られている。

5.3設計にEMIフィルタが必要な場合は、ほとんどのEMIデバイス（磁気ビーズ／キャパシタ）を配置するために、インタフェースのソケット端にスペースを残しておく必要があります。未使用の領域は領域で充填され、シールドハウジングに接続する必要があります。

5.4各モジュールの電源は別々にしてください。機能モジュールは、パラレルバスインタフェース、ディスプレイ、デジタル回路（SRAM、EPROM、Modem）、DAAなどに分けることができます。各機能モジュールは、電源/接地のソースポイントでしか電源/接地に接続できません。

5.5シリアルDTEモジュールに対して、デカップリング容量を使用して電力結合を低減し、電話線に対しても同様の操作を行うことができる。

5.6接地線は1つの点で接続され、可能であればBeadを使用する。EMI抑制が必要な場合は、接地線を他の場所に接続することができます。

5.7すべての接地線はできるだけ広く、25-50ミルでなければならない。

5.8すべてのIC電源/接地電気容器はできるだけ短く、貫通孔を使用しない。

6.結晶振動回路

6.1結晶の入出力に接続されているすべての線（XTLI、XTLOなど）はできるだけ短くして、ノイズ干渉と分布容量が結晶に与える影響を低減する。XTLOの運転時間はできるだけ短く、旋回角度は45度以上である。（XTLOが急速上昇時間に接続されたことによる高電流ドライバ）

6.2両パネル内に接地線層がない。結晶容量接地線は、デバイス上で最も結晶振動に近いDGNDピンに接続し、できるだけ短い短いリード線を使用し、できるだけ貫通孔を減らす必要があります。

6.3可能であれば、水晶シェルは接地される。

6.4 XTLOピンと水晶発振器/コンデンサノードの間に100オームの抵抗を接続する。

6.5水晶振動コンデンサはモデムのGNDピンに直接接続されている。接地領域や接地線を使用してモデムのGNDピンに容量を接続しないでください。

7.EIA/TIA-232インタフェースを使用した独立モデム設計

7.1金属ケースを使用する。プラスチックケースが必要な場合は、EMIを減らすために内部に金属箔または導電性スプレーを使用する必要があります。

7.2電源ラインごとに同じモードのチョークコイルを配置する。

EIA/TIA-232インタフェースの近くに7.3個のコンポーネントのコネクタを配置します。

7.4すべてのEIA/TIA-232デバイスは電源ポイントとは別に電源/接地に接続されている。電源/接地のソースは、オンボードの電源入力またはボルテージレギュレータチップの出力である必要があります。

7.5 EIA/TIA-232ケーブル信号はデジタル接地に接続されている。

アナログ信号については、より詳細に説明します。

アナログ回路の設計はエンジニアにとって最も困難で致命的な部分である。現在のデジタル回路と大規模集積回路の発展は非常に速いが、アナログ回路の設計は依然として避けられず、RF RF回路の設計などデジタル回路に取って代わられないこともある！以下はアナログ回路設計における注意すべき問題のまとめである。純粋に経験的なものもあります。私たちはあなたがもっと批判することを望んでいます！

（1）良好な安定性を有するフィードバック回路を得るためには、通常、容量性負荷にバッファを提供するために、フィードバックループ外部の小さな抵抗またはチョークループが必要である。

（2）積分帰還回路は、通常、10 pFより大きい積分コンデンサごとに直列に接続された小さな抵抗（約560欧州）を必要とする。

（3）フィードバックループ以外の能動回路を使用してEMCのRF帯域幅をフィルタリングまたは制御するのではなく、受動素子（好ましくはRC回路）のみを使用する。積分フィードバックは、閉ループ利得よりも開ループ利得が大きい周波数でのみ有効である。高い周波数では、積分回路は周波数応答を制御することができない。

（4）安定した線形回路を得るためには、すべての接続は受動フィルタまたは光電分離などの他の抑制方法によって保護されなければならない。

（5）EMCフィルタを使用して、IC相関フィルタをローカル0 V基準平面に接続する。

（6）入出力フィルタは外部ケーブルの接続先に置くべきである。アンテナ効果のため、シールドシステムのない配線はフィルタリングを行う必要があります。デジタル信号処理またはスイッチングモードのコンバータを有するシールドシステム内の配線にもフィルタリングが必要である。

（7）デジタルICと同様に、アナログIC電源と接地参照ピンは高品質のRF脱結合を必要とする。しかし、アナログICは通常、アナログコンポーネントの電力ノイズ抑制比（PSRR）が1 KHzを超えるほど増加しないため、低周波で電力デカップリングを行う必要がある。各オペアンプ、コンパレータ、およびデータ変換器のアナログ電源ラインでRCまたはLCフィルタを使用する必要があります。電力フィルタの角周波数は、動作周波数範囲全体で所望のPSRRを得るために、デバイスのPSRR角周波数と傾きを補償しなければならない。2p%U-S；Y3 A8 f

（8）高速アナログ信号には、その接続長さと通信の最高周波数に応じて伝送路技術が必要である。低周波信号に対しても、伝送路技術を使用することで干渉防止能力を高めることができるが、適切に整合した伝送路が不足するとアンテナ効果が生じる。

（9）電界に非常に敏感な高インピーダンス入力または出力の使用を避ける。

（10）放射の大部分はコモンモード電圧と電流によって発生し、環境中の電磁干渉の大部分はコモンモード問題によって発生するため、アナログ回路における平衡送受信（差分モード）技術は良好なEMC効果を有し、クロストークを低減する。平衡回路（差動回路）ドライバは、還流回路として0 V基準システムを使用しないため、大電流回路を回避し、RF放射を低減することができる。

（11）コンパレータは、ノイズや干渉による誤った出力変換を防止し、ブレークポイントでの発振を防止するために、遅延（正のフィードバック）を持たなければならない。必要以上に高速なコンパレータを使用しないでください（要件を満たしながら、できるだけdV/dtを削減してください）。

（12）いくつかのアナログICは無線周波数場に特に敏感であるため、PCBに取り付けられ、PCBの接地面に接続された小さな金属遮蔽カセットでこのアナログ素子を遮蔽する必要があることが多い。放熱状態を確保することに注意してください。

CPLDはComplexPLDの略です。その名の通り、PLDよりも複雑な論理要素です。CPLDは集積度の高い論理素子である。高集積性のため、パフォーマンスの向上、信頼性の向上、PCB面積の削減、コストの削減という利点があります。CPLD素子は基本的に多くの論理ブロックの組み合わせである。各論理ブロックは、単純なPLD要素（例えば、22 V 10）に似ている。論理ブロック間の関係は、論理回路全体を統合した可変接続アーキテクチャで構成されている。

一般的なCPLD素子には、AlteraのMax 5000とMax 7000シリーズがあります。サイプラスのMax 340とFlash 370シリーズ、一般的にCPLD素子のゲート数は1000から7000ゲートの間にある。