PCBブログ - 無線周波スイッチモジュール機能回路のPCB設計

PCBボードの設計は無線周波数スイッチモジュールの機能回路に対して、現代の無線通信システムの発展に伴い、移動通信、レーダー、衛星通信などの通信システムは送受信スイッチの切り替え速度、電力容量、集積度に対してより高い要求を提出した。そのため、軍用需要を満たすためにバス技術を研究し開発する。特殊な要求を持つバスモジュールは重要な意義がある。ソフトウェアのハードウェア回路を実現するために仮想機器の考え方を使用します。以下に設計された無線周波数スイッチは、コンピュータによって直接制御することができ、バス試験システムと容易に統合することができる。コンピュータとマイクロエレクトロニクス技術の現在のテスト分野での応用は広い発展の見通しがある。

1.VXIバスインタフェース回路の設計と実現VXIバスは計器計器分野におけるVMEbusの拡張であり、コンピュータによって操作されるモジュール化自動化計器システムである。それは有効な標準化に頼って、モジュール化方法を採用してVXIバス計器のシリアル化、汎用化、互換性と相互運用性を実現する。オープンアーキテクチャとプラグアンドプレイモードは、情報製品の要件に完全に適合しています。それはデータ伝送速度が速く、構造がコンパクトで、配置が柔軟で、電磁互換性が良いなどの利点がある。そのため、このシステムの設定と使用は非常に便利で、その応用もますます広くなっている。高性能テストシステムを統合するバスになりつつあります。VXIバスは完全に開放されたモジュラー型計器バックプレーンバス仕様であり、各種計器メーカーに適している。VXIバスデバイスは主にレジスタベースのデバイス、メッセージベースのデバイス、メモリベースのデバイスに分けられる。現在のアプリケーションにおけるレジスタベースデバイスの割合（約70%）。VXIバスレジスタベースインタフェース回路は主に4つの部分を含む：バスバッファ駆動、アドレス指定と復号回路、データ転送応答状態機、構成と操作レジスタ群。この4つのセクションのうち、バスバッファドライバは74 ALS 245チップで実装されているほか、残りの部分はFPGAで実装されています。FLEX 10 KチップEPF 10 K 10 QC 208-3とEPROMコアEPC 1441 P 8を使用し、対応するソフトウェアMAX+PLUS 2を使用して設計と実現を行う。1.1バスバッファドライバこの部分はVXIバックプレーンバスにおけるデータ線、アドレス線、制御線のバッファ受信または駆動を完了し、VXI仕様信号の要求を満たす。A 16/D 16デバイスについては、バックプレーンデータバスD 00スタックD 15のバッファドライバを実装すればよい。VXIバス仕様の要求に従って、この部分は2つの74 LS 245によって実現され、DBEN*（データ伝送応答状態機械によって生成される）によってゲート化される。1.2アドレッシング及び復号回路アドレッシング線は、アドレス線A 01〜A 31、データゲート線DS 0＊及びDS 1＊及び長ワード線LWORD＊を含む。制御線には、アドレスゲート線AS*とリード/ライト信号線write*が含まれる。この回路の設計はMAX+PLUS 2の原理図設計方法を採用している。2つの74688と1つの74138を使用して、コンポーネントライブラリ内の既存のコンポーネントを使用して設計します。この機能モジュールは、アドレス線A 15稜A 01とアドレス修正線AM 5稜半AM 0を復号する。デバイスがアドレス指定されると、アドレス線とアドレス修正線のアドレス情報が受信され、モジュール上のハードウェアアドレススイッチによって設定された論理アドレスLA 7稜LA 0と比較される。AM 5ビットAM 0上の論理値が29 Hまたは2 DH（A 16/D 16デバイスであるため）の場合、アドレス線A 15とA 14がともに1であり、A 13ビットA 06上の論理値がモジュールの論理アドレスに等しい場合、デバイスはアドレス指定されてオンにされる（CADDR*は真である）。その後、結果を下部復号制御に送信し、復号アドレスA 01ïA 05.1.3によってモジュールの16ビットアドレス空間中のレジスタを選択する。データ伝送応答ステートマシンデータ伝送バスは高速非同期並列データ伝送バスのセットであり、VMEbusシステム情報交換の主要な構成部分である。データ伝送バスの信号線は、アドレス線、データ線、制御線の3つのグループに分けることができる。このセクションの設計は、MAX+PLUS 2テキスト入力の設計方法を採用しています。DTACK*のタイミングは複雑なため、AHDL言語を使用してステートマシンを介して設計および実装されています。この機能モジュールは、VXIバックプレーンバスにおける制御信号を構成し、標準的なデータ伝送周期のタイミングと制御信号（データ伝送イネーブル信号DBEN*、バスがデータ伝送を完了するために必要な応答信号DTACK*などを生成する）を提供する。データ転送中、システムコントローラはまずモジュールをアドレス指定し、データ転送方向を制御する対応するアドレスゲート線AS*、データゲート線DS 0*、DS 1*、WRITE*信号線を有効レベルに設定する。モジュールがアドレスマッチングを検出し、制御線が有効である場合、DTACK*をローレベルに駆動して、バスコントローラにデータがデータバス上に置かれた（リード期間）またはデータが正常に受信された（ライト期間）ことを確認します。1.4構成レジスタ各VXIバス装置には「構成レジスタ」のセットがあります。システムマスターコントローラは、これらのレジスタの内容を読み込むことにより、デバイスタイプ、モデル、メーカー、アドレス空間（A 16、A 24）などのVXIバスデバイスの基本的な構成情報を取得します。A 32）と必要な記憶空間などがある。VXIバスデバイスの基本構成レジスタは、識別レジスタ、デバイスタイプレジスタ、ステータスレジスタ、制御レジスタを含む。この部分の回路の設計はMAX+PLUS 2原理図設計方法を採用し、74541チップとその作成した機能モジュールを使用する。ID、DTとSTレジスタは読取り専用レジスタ、制御レジスタは書込み専用レジスタである。本設計では、VXIバスは主にこれらのスイッチのオンとオフを制御するために使用されるので、データをチャネルレジスタに書き込むだけで、リレースイッチの吸入またはオフ状態を制御することができ、クエリリレー状態もチャネルレジスタから読み込まれる。データは良好である。モジュールの設計要件に応じて、対応するデータビットに適切な内容を書き込み、機能モジュールの無線周波数スイッチを効果的に制御する。モジュール機能基板の設計VXIバスデバイスごとに「構成レジスタ」のセットがあります。システムマスターコントローラが基本構成情報を取得する