精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
今日では電子製品は薄くて短い。より高い信号伝送品質を追求する開発動向では、回路基板のサイズが小さくなり、各層の配線密度が大きくなってきている。特に信号速度が加速し続けると、クロストークの問題がますます深刻になってきている。クロストークは、信号が正しく受信できるかどうか直接的に影響する。このため，ノイズ対策をいかに低減するかは，pcb設計チームにとって重要な課題である。
本論文では，アレグロにおけるIDA（デザイン解析）クロストーク解析機能の使用方法について詳細に説明する。PCBDesignerデザインの例です。部品モデルの実装と一致する限り、EE／レイアウト担当者は、設計上同期してSiレベルクロストーク解析を行うことができ、事前に共通信号クロストーク問題を除去し、より多くの結果を達成し、設計効率を向上させることができ、逆確率が低減される。
クロストークチャレンジ
我々は低パーティションオフィス環境にいる場合は、いくつかの興奮して従事している同僚が私たちの周りにある場合は、さまざまな方向から音圧源を受信するのは簡単です。時には、同じ方向にいくつかの人が同時に音を鳴らすと、音圧の影響をより乗算され、感じられる。この状況が電子製品設計で起こるとき、それは一般のクロストーク問題です！
クロストーク（クロストーク干渉としても知られている）は、2つの伝送線路間の誘導／容量結合現象である。信号がアクティブなラインまたは攻撃的なライン上にあるとき、信号の一部を信号なしで信号線（転送線としても知らない）に転送し、結合干渉の問題を生じる。以下の図1に示す例では、負傷ラインの隣の攻撃ラインの作動電圧は1 Vまたは2.5 Vである。異なる強度のために、負傷したか静的な線の結合雑音に対する彼らの影響もまた異なります。
今日では電子製品は薄くて短い。より高い信号伝送品質を追求する開発動向では、回路基板のサイズが小さくなり、各層の配線密度が大きくなってきている。特に信号伝送速度が加速し続けると、クロストーク問題がますます深刻化する。ノイズ干渉を減らす方法は，pcb設計チームにとって重要な課題となっている。
クロストークを抑制する方法
クロストークは、信号が正しく受信されることができるかどうか直接に影響を及ぼします。クロストークを減らすために、いくつかの線の間隔が相互干渉を避けるのに十分であることを保証するために3 Wルール仕様を使用するでしょう。しかしながら、我々が技術2 -カップリングで言及したように、3 W規則は間隔だけで監査されます。
クロストーク解析をより詳細に見ると、異なる動作電圧レベルは異なる影響強度を有する。異なる位相の組み合わせの下では、いくつかは逆になってもよいし、または、減少する機会もある。いくつかは、同相の影響によってより増幅されてもよいし、または影響を受けたラインが高いか低いレベルでも、異なる干渉干渉度を有することもある。したがって、様々な干渉設定を分析し、チェックする必要がありますが、異なる方法の精度は異なります。下記の図2に示すように、右側への道の正確さ、すなわち、推定されたXTalkとXtalkをシミュレートした。しかし、より正確な結果を達成するために部品にモデルが取り付けられる場合にのみ、部品の挙動を達成することができる。
したがって, for PCB設計, 以前に導入されたカップリング信号クイックスクリーン検査に加えて, より詳細な信号クロストーク解析が異なる強度のために必要であるならば / 干渉源の挙動, 補助分析ツールがあるならば, 部品モデルがマウントされる限り, 分析は部品モデルの特徴を持つ, 上記の状況を考慮する, Siレベルのクロストーク解析を同期的に設計することができ、Si人員に頼らずに更なる結果を得ることができる, 設計効率の向上と逆確率の低減.
