電子設計 - PCB設計出力とパスコスト

1.設計出力

PCBボード設計は、プリンタに出力したり、フォトグラフィックファイルを出力したりすることができます。プリンタはPCBを階層的に印刷することができ、設計者と審査員の検査を容易にする。gerberファイルはプリント基板を製造するために基板製造業者に渡される。gerberファイルの出力は非常に重要です。それはこのデザインの成否にかかわる。次に、gerberファイルを出力する際に注意すべき点について重点的に説明します。

a.出力する必要がある層は、配線層（上部、下部、中間配線層を含む）、電源層（VCC層、GND層を含む）、スクリーン層（上部スクリーン、下部スクリーンを含む）、溶接抵抗層（上部溶接抵抗層を含む）、および下地溶接抵抗層であり、ドリルファイル（NC Drill）を生成する。

b.電源層が分割/混合に設定されている場合は、ドキュメントウィンドウのドキュメント項目を追加するときにルーティングを選択し、gerberファイルを出力するたびにPour ManagerのPlane Connectを使用してPCB図に銅を注入する必要があります。「CAM平面」に設定した場合は、「平面」を選択します。「レイヤー」アイテムを設定するときは、「Layer 25」を追加し、「Layer.25」で「Pads and Viasc」を選択します。デバイス設定ウィンドウ（デバイスごとに設定）で、Apertureの値をl 99に変更します。

D.レイヤーごとにレイヤーを設定する場合は、Board outlineを選択します。

E.シルクスクリーンレイヤーのレイヤーを設定する場合は、部品タイプを選択せずに、最上位（下層）とシルクスクリーンレイヤーの輪郭、テキスト、線を選択します。

F.ソルダーレジスト層を設置する場合、オーバーホールを選択することはオーバーホールにソルダーレジスト層を添加しないことを意味し、オーバーホールを選択しないことはソルダーレジスト溶接を意味し、これは具体的な状況に応じて決定される。

G.ドリルファイルを生成する場合は、変更を加えずにPowerPCBのデフォルト設定を使用してください。

H.すべてのgerberファイルを出力した後、CAM 350で開いて印刷し、設計者と審査員がPCB検査表に基づいて検査を行う。」

ビアは多層プリント基板の重要な構成部分の1つである。ドリルコストは通常、PCB製造コストの30〜40%を占めている。簡単に言うと、PCB上の各穴はビアと呼ぶことができます。機能の観点から見ると、ビアは2つの種類に分けることができます：1つの種類は層と層の間の電気的接続に用いられます；固定または位置決めのための別の装置。技術的には、これらのビアは通常、ブラインドビア、埋め込みビア、貫通ビアの3種類に分類される。ブラインドホールはプリント基板の上面と底面に位置し、一定の深さを持っている。表面線と下の内部線を接続するために使用されます。孔の深さは通常一定の割合（孔径）を超えない。埋め込み穴とは、プリント基板の内層に位置する接続穴であり、基板表面には延びていない。上記の2種類の穴は回路基板の内層に位置し、積層前にスルーホール形成プロセスによって完成し、スルーホール形成プロセス中に複数の内層を重ねることができる。第3のタイプはスルーホールと呼ばれ、回路基板全体を貫通しており、内部相互接続や素子として位置決め穴を取り付けることができる。スルーホールはプロセスにおいて実現しやすく、コストも低いため、ほとんどのプリント基板は他の2種類のスルーホールの代わりにそれを使用しています。特に規定がない限り、以下のビアはビアとみなす。

設計の観点から見ると、ビアは主に2つの部分から構成されています。1つは中間のドリル穴で、もう1つはドリル周りのパッド領域です。この2つの部分の大きさはビアの大きさを決定します。明らかに、高速で高密度のPCB設計では、設計者は常にビアが小さいほど良いことを望んでおり、これによりボード上により多くの配線空間を残すことができる。また、ビアが小さいほど、それ自体の寄生容量が大きくなる。体積が小さく、高速回路に適しています。しかし、穴のサイズの減少はコストの増加にもつながり、穴を通過するサイズを無限に減少させることはできない。ドリル穴やメッキなどの技術によって制限されています：穴が小さいほど、ドリル穴にかかる時間が長くなり、中心位置からずれやすくなります。また、穴の深さがドリル径の6倍を超えると、穴壁が均一に銅めっきできることを確保することができない。例えば、一般的な6層PCB板の厚さ（貫通孔の深さ）は約50ミルであるため、PCBメーカーが提供できる最小ドリル直径は8ミルにしかならない。

第二に、ビアの寄生容量

ビア自体は地面に寄生容量を持っている。もし既知のビアの接地層上の分離孔の直径がD 2で、ビアパッドの直径がD 1で、PCB板の厚さがTで、基板誘電体の常熟が島であれば、ビアの寄生容量は次のように近似される：

C=1.41島TD 1/（D 2-D 1）

ビア寄生容量が回路に与える主な影響は、信号の立ち上がり時間を長くし、回路の速度を下げることである。例えば、厚さ50 MilのPCB板の場合、内径が10 Milの場合、パッドの直径は20 Milです。ビアの場合、パッドと接地銅領域の間の距離が30 Milの場合、上記式の近似値を使用してビアの寄生容量を計算することができます。

C=1.41 x 4.4 x 0.05 x 0.02/（0.032-0.020）=0.517 pF、この部分の容量による立ち上がり時間の変化は：

T10-90=2.2C（Z0/2）=2.2x0.517x（55/2）=31.28ps。これらの値から、単一ビアの寄生容量による立ち上がり遅延の影響は明らかではないが、トレースにビアを複数回使用してレイヤ間を切り替える場合は、設計者は注意しなければならないことがわかる。

3.ビア寄生インダクタンス

同様に、ビアには寄生容量と寄生インダクタンスが存在する。高速デジタル回路の設計では、ビアの寄生インダクタンスによるダメージは寄生容量の影響よりも大きいことが多い。その寄生直列インダクタンスはバイパスコンデンサの寄与を弱め、電力系統全体のフィルタリング効果を弱める。穴を通過する寄生インダクタンスを簡単に計算するには、次の式を使用します。

L=5.08 h[1 n（4 h/d）+1]、ここでLはビアのインダクタンス、hはビア長、dは中心孔の直径である。数式から分かるように、ビアの直径はインダクタンスに与える影響が小さく、ビアの長さがインダクタンスに与える影響が最も大きい。上記の例を使用しても、ビアのインダクタンスは、

L-5.08x0.050[1n（4x0.050/0.010）+1]=1.015nH。信号の立ち上がり時間が1 nsであれば、等価インピーダンスはXL=λL/T 10-90=3.19となる。高周波電流が通過すると、このインピーダンスは無視できなくなります。特に注意しなければならないのは、電源平面と接地平面を接続する際に、バイパスコンデンサは2つのビアを通過する必要があり、そうするとビアの寄生インダクタンスは指数関数的に増加します。

四、高速PCBにおけるビア設計

以上の過孔寄生特性の分析により、高速PCB設計において、簡単に見える過孔は回路設計に大きなマイナス影響を与えることが多いことが分かった。オーバーホールの寄生効果による悪影響を低減するために、設計において以下の操作を行うことができる：

1.コストと信号品質を考慮し、サイズによって合理的なサイズを選択する。例えば、6-10層メモリモジュールPCB設計には、10/20 Mil（ドリル／パッド）ビアを使用することが好ましい。高密度の小さなプレートの中には、8/18 Milを使ってみることもできます。穴現在の技術的条件では、より小さなビアを使用することは難しい。電源または接地ビアについては、インピーダンスを低減するためにより大きなサイズを使用することが考えられる。

2.上記で議論した2つの公式は、より薄いPCBを使用することは、ビアの2つの寄生パラメータを減らすのに有利であると結論することができる。

3.PCBボード上の信号トレースの階数をできるだけ変更しない、つまり、不要なビアを使用しないようにします。

4.電源と接地ピンは近くに穴をあける必要があります。ビアとピンの間のリード線は、インダクタンスを高めるので、短い方が良いです。同時に、電源と接地リードはできるだけ厚くして、インピーダンスを下げるべきです。

5.信号層変換用の貫通孔の近くに接地された貫通孔を配置し、信号に最も近いループを提供する。PCBボードに接地ビアをより多く配置することもできます。もちろん、デザインには柔軟さが必要です。前述したビアモデルは、各層にパッドがある場合である。場合によっては、いくつかの層のパッドを減らしたり除去したりすることができます。特に、ビアの密度が非常に高い場合、銅層中のリングを分離する切断された溝を形成する可能性があります。この問題を解決するために、スルーホールの位置を移動することに加えて、スルーホールを銅層上に置くことも考えられます。パッドのサイズが小さくなります。