Fabbricazione PCB di precisione, PCB ad alta frequenza, PCB ad alta velocità, PCB standard, PCB multistrato e assemblaggio PCB.
La fabbrica di servizi personalizzati PCB e PCBA più affidabile.
Tecnologia PCBA

Tecnologia PCBA - Otto errori nella progettazione di PCB

Tecnologia PCBA

Tecnologia PCBA - Otto errori nella progettazione di PCB

Otto errori nella progettazione di PCB

2021-09-29
View:506
Author:Frank

Errore 1: i requisiti di progettazione PCB di questa scheda non sono elevati, quindi utilizzare filo più sottile e panno automatico. Commento a: Il cablaggio automatico deve occupare un'area PCB più ampia, allo stesso tempo, molte volte più del foro di cablaggio manuale, grandi prodotti in lotti, il prezzo del produttore PCB considerando i fattori oltre ai fattori aziendali, è la larghezza della linea e il numero di fori, che influenzano la resa del PCB e il consumo del numero di bit, risparmiare il costo del fornitore, anche dare il prezzo per trovare il motivo.

Errore 2: Questi segnali bus sono tirati dalle resistenze per sentirsi più sicuri. Commenti: I segnali devono essere tirati su e giù per molti motivi, ma non tutti. Pull resistenza per tirare su e giù un singolo segnale di ingresso, la corrente è inferiore a pochi microampere, ma un segnale di guida, la corrente raggiungerà milliampere, ora il sistema è spesso i dati di indirizzo a 32 bit, ci possono essere 244/245 dopo l'isolamento del bus e di altro segnale, sono tirati, alcuni watt di consumo energetico sulla resistenza.

Errore 3: Come gestire queste porte I/O inutilizzate di CPU e FPGA? Lasciamolo vuoto e ne parliamo dopo. Commenti: Se la porta I/O inutilizzata è sospesa, una piccola interferenza dall'esterno può diventare il segnale di ingresso di oscillazioni ripetute e il consumo energetico dei dispositivi MOS dipende fondamentalmente dal numero di gate flipping. Se lo tiri su, ogni pin avrà anche microampere di corrente, quindi il modo migliore è impostarlo in uscita (naturalmente, nessun altro segnale guidato fuori).

scheda pcb

Errore 4: Il consumo energetico di FGPA è proporzionale al numero di flip-flop utilizzati e al numero di flip, quindi il consumo energetico dello stesso modello FPGA può variare di un fattore di 100 in momenti diversi in circuiti diversi. Ridurre al minimo il numero di infradito ad alta velocità è il metodo fondamentale per ridurre il consumo energetico FPGA.

Errore 5: Il consumo energetico di questi piccoli chip è basso. Un ABT16244 consuma meno di 1 ma senza carico, ma il suo indice è che ogni pin può guidare un carico di 60mA (come una resistenza corrispondente a decine di ohm), cioè, il consumo massimo di energia di 60*16=960mA a pieno carico. Naturalmente, è solo che la corrente di alimentazione è così forte che il calore sta cadendo sul carico.

Errore 6: Ci sono così tanti segnali di controllo nella memoria, ho solo bisogno di utilizzare segnali OE e WE su questa scheda, in modo che i dati vengano fuori molto più velocemente durante la lettura. Commenti: Il consumo energetico della maggior parte della memoria sarà più di 100 volte maggiore quando la selezione del chip è efficace (indipendentemente da OE e WE) rispetto a quando la selezione del chip non è, quindi CS dovrebbe essere utilizzato per controllare il chip quando possibile e la larghezza dell'impulso di selezione del chip dovrebbe essere ridotta per quanto possibile se sono soddisfatti altri requisiti.

Errore 7: In che modo questi segnali sono stati affrettati? Finché la partita è buona, il commento può essere eliminato: tranne alcuni segnali specifici (come 100Base-T, CML), c'è overrush. Finché il segnale non è molto grande, non deve necessariamente corrispondere, e anche se la partita non è la migliore corrispondenza. Poiché l'impedenza di uscita TTL è inferiore a 50 ohm, o anche 20 ohm, se in una partita così grande la loro resistenza, la corrente è molto grande, il consumo energetico è inaccettabile e l'ampiezza del segnale sarà troppo piccola da usare, diciamo il segnale di uscita medio nell'uscita di alto livello e bassa impedenza di uscita di elettricità in tempi ordinari non lo stesso, anche non corrispondono esattamente. Pertanto, l'abbinamento di TTL, LVDS, 422 e altri segnali può essere accettato fintanto che si raggiunge l'overshoot.

Errore 8: Ridurre il consumo energetico è una questione di personale hardware, e il software non ha nulla a che fare. Commento a: L'hardware è solo una fase, ma lo spettacolo è software, quasi ogni chip sull'accesso bus, ogni flip del segnale è quasi controllato dal software. Se il software è in grado di ridurre i tempi di accesso alla memoria esterna (maggiore utilizzo di variabili di registro, maggiore utilizzo di CACHE interne, ecc.), la risposta tempestiva agli interrupt (gli interrupt sono solitamente di basso livello efficaci con resistenza di pull-up) e altre misure specifiche per schede specifiche contribuiranno notevolmente alla riduzione dei consumi energetici.