Notizie PCB - Punti ciechi che la progettazione del circuito PCB deve conoscere

Punto cieco 1: Distribuzione automatica di linee sottili per tavole con requisiti di progettazione bassi

Il routing automatico occuperà inevitabilmente un'area PCB più grande e allo stesso tempo produrrà molte volte il numero di vias rispetto al routing manuale. In un grande lotto di prodotti, i fattori che i produttori di PCB considerano per la riduzione dei prezzi sono la larghezza della linea e il numero di vias, oltre ai fattori aziendali., Influenzano rispettivamente la resa del PCB e il numero di consumi di punte da trapano, risparmiano il costo del fornitore e trovano un motivo per la riduzione dei prezzi.

Punto cieco 2: Tutti i segnali del bus sono tirati dalle resistenze

Ci sono molte ragioni per cui i segnali devono essere tirati su e giù, ma non tutti devono essere tirati. Le resistenze pull-up e pull-down tirano un semplice segnale di ingresso e la corrente è inferiore a decine di microampere, ma quando un segnale guidato viene tirato, la corrente raggiungerà il livello milliampere. Il sistema corrente ha spesso 32 bit di dati di indirizzo ciascuno, e ci possono essere Se il bus isolato 244/245 e altri segnali vengono richiamati, alcuni watt di consumo di energia saranno consumati su queste resistenze.

Punto cieco 3: Queste porte I/O inutilizzate di CPU e FPGA lo lasciano vuoto prima

Se la porta I/O inutilizzata viene lasciata fluttuare, può diventare un segnale di ingresso che oscilla ripetutamente a causa di una piccola interferenza dal mondo esterno e il consumo energetico del dispositivo MOS dipende fondamentalmente dal numero di capovolgimenti del circuito gate. Se viene tirato su, ogni pin avrà anche corrente microampere, quindi il modo migliore è impostarlo come uscita (naturalmente, nessun altro segnale con guida può essere collegato all'esterno)

Punto cieco 4: FPGA ha così tante porte da usare, così puoi giocare al tuo cuore

Il consumo energetico di FGPA è proporzionale al numero di infradito utilizzate e al numero di flip. Pertanto, il consumo energetico dello stesso tipo di FPGA in circuiti diversi e orari diversi può differire di 100 volte. Ridurre al minimo il numero di infradito per flipping ad alta velocità è il modo fondamentale per ridurre il consumo energetico FPGA.

Punto cieco cinque: il consumo energetico di piccoli chip è molto basso, non c'è bisogno di considerare

È difficile determinare il consumo energetico del chip meno complicato internamente. È determinato principalmente dalla corrente sul perno. Un ABT16244 consuma meno di 1 mA senza carico, ma il suo indicatore è che ogni pin può essere azionato. Un carico di 60 milliampere (come abbinare una resistenza di decine di ohm), cioè, il consumo massimo di energia di un pieno carico può raggiungere 60*16=960mA. Naturalmente, solo la corrente di alimentazione è così grande e il calore cade sul carico.

Punto cieco 6: La memoria ha più segnali di controllo. La scheda ha solo bisogno di utilizzare i segnali OE e WE e la selezione del chip è messa a terra, in modo che i dati vengano fuori molto più velocemente durante l'operazione di lettura

Il consumo energetico della maggior parte delle memorie quando la selezione del chip è valida (indipendentemente da OE e WE) sarà più di 100 volte maggiore di quando la selezione del chip non è valida, quindi CS dovrebbe essere utilizzato per controllare il chip il più possibile e il più breve possibile quando sono soddisfatti altri requisiti. La larghezza dell'impulso di selezione del chip.

Punto cieco sette: l'overshoot del segnale può essere eliminato purché corrisponda bene

Ad eccezione di alcuni segnali specifici (come 100BASE-T, CML), ci sono overshoot. Finché non sono molto grandi, non hanno necessariamente bisogno di essere abbinati. Anche se sono abbinati, non necessariamente corrispondono al meglio. Ad esempio, l'impedenza di uscita di TTL è inferiore a 50 ohm, e alcuni addirittura 20 ohm. Se viene utilizzata una resistenza di corrispondenza così grande, la corrente sarà molto grande, il consumo energetico sarà inaccettabile e l'ampiezza del segnale sarà troppo piccola per essere utilizzata. Inoltre, l'impedenza di uscita di un segnale generale quando si emette un livello alto e si emette un livello basso non è la stessa e non c'è modo di ottenere una corrispondenza completa. Pertanto, l'abbinamento di TTL, LVDS, 422 e altri segnali può essere accettabile fintanto che viene raggiunto il superamento.

Punto cieco 8: Ridurre il consumo energetico è il lavoro del personale hardware e non ha nulla a che fare con il software di progettazione PCB

L'hardware è solo un palcoscenico, ma il software è l'esecutore. L'accesso di quasi tutti i chip sul bus e il capovolgimento di ogni segnale sono quasi controllati dal software. Se il software è in grado di ridurre il numero di accessi alla memoria esterna, rispondere tempestivamente a interruzioni e altri conflitti Misure specifiche per schede specifiche daranno un grande contributo alla riduzione dei consumi energetici.