Progettazione PCB - Migliora la progettazione del PCB con la pianificazione IP e topologia

Questo articolo si concentra sui progettisti di PCB che utilizzano IP e utilizza ulteriormente strumenti di pianificazione topologica e routing per supportare l'IP per completare rapidamente l'intero progetto PCB. Come si può vedere dalla figura 1, il progettista ha la responsabilità di ottenere IP organizzando un piccolo numero di componenti necessari e pianificando i percorsi critici di interconnessione tra questi componenti.

Una volta ottenuto l'IP, le informazioni IP possono essere fornite al progettista PCB e il progettista PCB completerà il disegno rimanente. I progettisti di PCB utilizzano inoltre strumenti di pianificazione e routing della topologia per supportare l'IP per completare rapidamente l'intero progetto PCB. Ora non c'è bisogno di ottenere il corretto intento progettuale attraverso l'interazione e il processo iterativo tra il progettista e il progettista PCB. L'ingegnere di progettazione ha ottenuto queste informazioni e il risultato è abbastanza accurato, il che è di grande aiuto per il progettista di PCB. In molti progetti, i progettisti e i progettisti di PCB devono eseguire layout e routing interattivi, che possono consumare molto tempo prezioso per entrambe le parti. Dall'esperienza passata, le operazioni interattive sono necessarie, ma richiedono tempo e inefficienti.

Il piano preliminare fornito dall'ingegnere di progettazione può essere solo un disegno manuale, senza la corretta scala dei componenti, larghezza del bus o richiesta di uscita pin.

Poiché i progettisti di PCB partecipano alla progettazione, gli ingegneri che utilizzano la tecnologia di pianificazione topologica possono ottenere il layout e l'interconnessione di alcuni componenti. Questo progetto può anche richiedere il layout di altri componenti, la raccolta di altre strutture IO e bus e il completamento di tutte le interconnessioni.

I progettisti di PCB devono adottare la pianificazione topologica e interagire con i componenti del layout PCB sotto il layout per ottenere il layout migliore e la pianificazione interattiva, migliorando così l'efficienza della progettazione PCB. Con il completamento del layout delle aree chiave e delle aree ad alta densità e l'acquisizione della pianificazione topologica, il layout può precedere la pianificazione topologica finale. Pertanto, alcuni percorsi topologici potrebbero dover utilizzare il layout esistente. Anche se hanno una priorità inferiore, devono comunque essere collegati. Pertanto, parte della pianificazione ruota intorno al layout dei componenti prodotti.

Inoltre, questo livello di pianificazione può richiedere maggiori dettagli per fornire la priorità necessaria per altri segnali. Alcuni ostacoli prima del routing automatico di un particolare bus possono fornire all'algoritmo opzioni per altri livelli di routing. Poiché il bus è organizzato in linee strette sul primo strato, il progettista inizia a pianificare la parte di conversione come terzo strato, con i dettagli "3", e considerare la distanza che il bus passa attraverso il PCB. Si noti che questo percorso topologico sullo strato 3 è più ampio dello strato superiore perché richiede spazio extra per accogliere l'impedenza. Inoltre, il design specifica anche la posizione esatta della transizione dello strato (17 fori). Quando il percorso topologico si sposta verso il basso dalla parte destra della Figura 3 al dettaglio "4", molti punti di connessione a forma di T singolo bit devono essere disegnati dalla connessione topologica del percorso e da ogni pin componente. I progettisti di PCB scelgono di mantenere la maggior parte delle connessioni sullo strato 3 e penetrare altri strati per collegare i pin dei componenti.

Pertanto, hanno disegnato un'area topologica per indicare il collegamento dall'imbracatura principale al quarto strato (rosa), e collegato l'unità T-contatto al secondo strato, e quindi utilizzato altre vie per connettersi ai pin del dispositivo. Il percorso topologico continua al livello 3 alle informazioni dettagliate "5" per collegare i dispositivi attivi. Questi collegamenti vengono quindi collegati dai perni attivi alle resistenze di estrazione sotto il dispositivo attivo.

Il progettista utilizza un'altra specifica dell'area topologica per collegarsi dal livello 3 al livello 1, dove i pin del componente sono dispositivi attivi e resistenze pull-down. Questo livello di pianificazione dettagliata può essere completato in circa 30 secondi. Dopo aver ottenuto questo piano, i progettisti di PCB potrebbero desiderare di instradare immediatamente o creare ulteriore pianificazione topologica, e quindi completare tutta la pianificazione topologica attraverso instradamento automatico. Ci vogliono meno di 10 secondi dal completamento del piano al risultato del cablaggio automatico. Infatti, questa velocità non è importante. Infatti, se si ignora l'intenzione del progettista, la qualità del routing automatico è molto scarsa, che è una completa perdita di tempo. Ci vogliono circa 10 secondi per eseguire cablaggi automatici di alta qualità. Aumentando il livello di astrazione alla pianificazione topologica, l'intero tempo di interconnessione viene notevolmente abbreviato. Prima dell'inizio dell'interconnessione, il progettista ha una chiara comprensione della densità e del potenziale per completare il progetto. Ad esempio, perché mantenere la linea a questo punto del design? Perché non continuare a pianificare e aggiungere righe sul retro? Quando è prevista la topologia completa?

Se si considera l'esempio precedente, l'astrazione del piano può essere utilizzata con un altro piano invece di 17 reti indipendenti con molti segmenti e molti fori su ogni rete. Questo concetto è molto importante quando si considerano gli ordini di cambiamento ingegneristico (ecologia, progetto) .

Engineering Change Order (ECO) Nell'esempio seguente, l'uscita del pin FPGA non è ancora stata completata. Gli ingegneri di progettazione hanno informato i progettisti di PCB di questa realtà, ma per motivi di progresso, devono avanzare il più possibile la progettazione prima che l'uscita del pin FPGA sia completata. Nel caso di uscita pin nota, i progettisti di PCB iniziano a pianificare lo spazio FPGA e i progettisti completano la pianificazione allo stesso tempo, considerando anche la possibilità di condurre da altri dispositivi all'FPGA. L'IO era originariamente progettato per essere sul lato destro dell'FPGA, ma ora è sul lato sinistro dell'FPGA, causando l'uscita pin completamente diversa dal piano originale.

I progettisti di PCB possono utilizzare strumenti di pianificazione topologica all'inizio della progettazione, o possono utilizzarli dopo che il progettista ottiene l'IP, a seconda di chi utilizza questo strumento flessibile per adattarsi al meglio al loro ambiente di progettazione. Il cablaggio topologico segue solo il piano o l'intenzione del progettista di fornire risultati di cablaggio PCB di alta qualità. Quando si affronta ECO, la pianificazione topologica è molto più veloce di un'operazione di connessione separata, quindi le apparecchiature di cablaggio topologico possono adottare ECO più rapidamente, fornendo così risultati veloci e precisi.