Tecnología de PCB - Guía de diseño de PCB para garantizar la integridad de la señal

La siguiente es una introducción a la Guía de diseño de PCB para garantizar la integridad de la señal y resolver problemas de señal:

Cuanto antes el problema (si), mayor es la eficiencia del diseño, evitando así agregar equipos terminales antes de que se complete el diseño de pcb.

La planificación del diseño si tiene muchas herramientas y recursos. Este artículo discute el problema central de la integridad de la señal y varios métodos para resolver el problema si, ignorando los detalles técnicos en el proceso de diseño. El problema 1 si, con el aumento de la velocidad del interruptor de salida del ic, casi todos los diseños encontrarán problemas de integridad de la señal, independientemente del ciclo de la señal.

La placa de circuito puede estar completamente fundamentada, es fácil formar un circuito de alimentación y puede utilizar un gran número de dispositivos terminales discretos según sea necesario, pero el diseño debe ser correcto y no puede estar en un Estado crítico. Los expertos en si y EMC simulan y calculan antes de cableado, y luego el diseño de la placa de circuito sigue una serie de reglas de diseño muy estrictas. En caso de duda, se pueden agregar dispositivos terminales para obtener el mayor margen de Seguridad si posible. En el proceso de trabajo real de la placa de circuito, siempre habrá algunos problemas. Por lo tanto, los problemas si se pueden evitar mediante el uso de terminales de resistencia controlables para el cableado.

En resumen, el diseño superestándar resuelve el problema Si.

La siguiente guía general de diseño si describe el proceso de diseño. 2 los preparativos de diseño previo al inicio del diseño deben considerar y determinar primero las estrategias de diseño para guiar la selección de componentes, la selección de procesos y el control de costos de producción de placas de circuito. En el caso de si, se realiza un estudio previo para formar una guía de planificación o diseño para garantizar que no haya problemas obvios de si, comentarios o cronología en los resultados del diseño. Los fabricantes de IC pueden proporcionar algunas guías de diseño, pero las guías proporcionadas por los proveedores de chips (o sus propias guías de diseño) tienen limitaciones. Según la guía, es posible que no se diseñen placas de circuito que cumplan con los requisitos si en absoluto.

Si las reglas de diseño son simples, no se necesita un ingeniero de diseño de pcb.

Antes del diseño real de pcb, primero es necesario resolver los siguientes problemas. En la mayoría de los casos, estas preguntas pueden afectar la placa de circuito que está diseñando (o considerando diseñar). Esto es muy valioso si el número de placas de circuito es grande. 3 algunos equipos de proyectos de placas de circuito en cascada tienen una gran autonomía para determinar el número de capas de pcb, mientras que otros no, por lo que es importante conocer su ubicación. La comunicación con los ingenieros de fabricación y análisis de costos puede determinar el error en cascada de la placa de circuito, que también es una buena oportunidad para descubrir las tolerancia de fabricación de la placa de circuito.

Toda esta información está disponible en la fase previa al cableado. A partir de los datos anteriores, puede optar por la cascada. Tenga en cuenta que casi todos los PCB insertados en otra placa de circuito o placa posterior tienen requisitos de espesor, y la mayoría de los fabricantes de placas de circuito tienen requisitos de espesor fijos para los diferentes tipos de capas que pueden fabricar, lo que limitará enormemente el número de conectores en el nivel final. Es posible que necesite trabajar estrechamente con el fabricante para definir el número de cascadas.

La herramienta de control de resistencia se aplica para generar el rango de resistencia objetivo de diferentes capas, teniendo en cuenta las tolerancia de fabricación proporcionadas por el fabricante y el impacto del cableado adyacente. Idealmente, para la integridad de la señal, todos los nodos de alta velocidad deberían estar conectados a la capa interna de control de Resistencia (como las líneas de banda), pero en la práctica, los ingenieros deben usar la capa exterior con frecuencia para lograr el uso de todos o parte de los nodos de alta velocidad. Para optimizar el si y mantener la placa de circuito desacoplada, los planos de tierra / fuente de alimentación deben colocarse en parejas en la medida de lo posible. Si solo puedes tener un par de aviones de tierra / potencia, estarás allí. Si no hay plano de alimentación en absoluto, por definición, puede encontrar problemas Si.

Antes de definir la ruta de retorno para señales no definidas, también puede encontrar situaciones difíciles de simular o simular el rendimiento de la placa de circuito. 4 la conversación cruzada y el control de Resistencia del acoplamiento de las líneas de señal adyacentes provocarán la conversación cruzada y cambiarán la resistencia de las líneas de señal. El análisis de acoplamiento de líneas de señal paralelas adyacentes permite determinar la distancia "segura" o esperada (o la longitud del cableado paralelo) entre líneas de señal o entre varias líneas de señal. Por ejemplo, para limitar la conversación cruzada entre el reloj y el nodo de la señal de datos a 100 mv, pero para mantener las líneas de señal paralelas, se puede calcular o simular para encontrar la distancia mínima permitida entre las señales en cualquier capa de cableado dada. Al mismo tiempo, si el diseño incluye nodos (o relojes o arquitectura de memoria de alta velocidad dedicada) que son importantes para la resistencia, el enrutamiento debe colocarse en una capa (o capas) para obtener la resistencia necesaria. 5 el retraso importante de los nodos de alta velocidad y el retraso en el tiempo son factores clave que deben tenerse en cuenta en el enrutamiento del reloj. Debido a los estrictos requisitos de cronología, los nodos generalmente deben usar equipos terminales para obtener la mejor calidad Si.

Para identificar estos nodos con antelación, se planea ajustar el tiempo necesario para colocar y enrutar los componentes para ajustar los punteros que apuntan al diseño de integridad de la señal. 6. la selección de la tecnología de PCB y las diferentes tecnologías de accionamiento es adecuada para diferentes tareas. ¿¿ la señal es punto a punto o un poco más? ¿¿ la señal sale de la placa de circuito o se queda en la misma placa de circuito? ¿¿ cuáles son los límites de retraso y ruido permitidos? Como estándar general para el diseño de integridad de la señal, cuanto más lenta sea la velocidad de conversión, mejor será la integridad de la señal. El reloj 50mhz no tiene razón para usar el tiempo de subida de 500ps.

El dispositivo de control de frecuencia de oscilación 2 - 3ns es lo suficientemente rápido como para garantizar la calidad del si y ayuda a resolver los problemas de conmutación de salida síncrona (sso) y compatibilidad electromagnética (emc). En la nueva tecnología programable FPGAs o asic personalizada por el usuario, se pueden encontrar las ventajas de la tecnología de accionamiento. Con estos dispositivos personalizados (o semipersonalizados), puede tener mucho espacio para elegir la amplitud y la velocidad de conducción.

Al inicio del diseño, se cumplen los requisitos de tiempo de diseño de FPGAs (o asic) y se determinan las opciones de salida adecuadas, incluida la selección de pin (si es posible). En esta etapa de diseño, se obtiene un modelo de simulación adecuado de un proveedor de ic.

Para cubrir eficazmente las simulaciones si, necesita un simulador si y el modelo de simulación correspondiente (posiblemente el modelo ibis).

Por último, en la fase de preasignación y cableado, se debe desarrollar una serie de guías de diseño, incluyendo: resistencia de la capa objetivo, espaciamiento del cableado, tecnología de equipos preferida, topología de nodos clave y planificación de terminación.

7 el proceso básico de precableado en la programación si de la fase de precableado debe definir primero el rango de parámetros de entrada (amplitud de conducción, resistencia, velocidad de seguimiento) y el posible rango topológico (longitud mínima / máxima, longitud corta, etc.), y luego ejecutar cada posible combinación de simulación para analizar el tiempo y los resultados de la simulación si, y finalmente encontrar un rango de valores aceptable. A continuación, el alcance del trabajo se interpreta como una restricción de cableado para el cableado de pcb. Se pueden utilizar diferentes herramientas de software para realizar este tipo de preparación de "limpieza", y el programa de cableado puede procesar automáticamente esta restricción de cableado.

La inspección de simulación si después del cableado permitirá romper (o cambiar) sistemáticamente las reglas de diseño, pero esto solo se debe a consideraciones de costo o requisitos estrictos de cableado. 9. las medidas anteriores pueden garantizar la calidad del diseño si de la placa de circuito. Una vez ensamblada la placa de circuito, todavía es necesario colocar la placa de circuito en la Plataforma de prueba, medirla con un osciloscopio o TDR (reflector de dominio de tiempo) y comparar la placa de circuito impreso real con los resultados esperados de la comparación simulada. Hay muchos artículos sobre la selección del modelo. Los ingenieros que realizan verificaciones cronológicas estáticas pueden haber notado que, aunque todos los datos están disponibles en la tabla de datos del equipo, todavía es difícil establecer modelos. En comparación con el modelo de simulación si, el modelo es fácil de construir, pero los datos del modelo son difíciles de obtener. En esencia, la única fuente confiable de datos del modelo si son los proveedores de ic, que deben mantener una cooperación tácita con los ingenieros de diseño. El estándar de modelo Ibis proporciona un portador de datos consistente, pero el establecimiento del modelo Ibis y su garantía de calidad son costosos. Los proveedores de IC todavía tienen que impulsar la demanda del mercado para esta inversión, y los fabricantes de PCB pueden ser los únicos y el mercado.