Tecnología de PCB - Habilidades de diseño de PCB de Kunshan para circuitos de alta velocidad

La frecuencia de diseño del circuito es muy alta. En general, se considera un circuito de alta velocidad si la frecuencia del circuito lógico digital alcanza o supera los 50 MHz y el circuito que funciona en esta frecuencia representa más de un tercio de todo el sistema. Si solo unas pocas señales en el sistema, como el reloj del sistema, funcionan con una frecuencia tan alta, todavía no pertenece al campo de los circuitos de alta velocidad.

Las señales digitales en el circuito de diseño saltan rápidamente. En general, se cree que cuando el tiempo de subida o bajada de la señal digital es inferior al 5% del ciclo de la señal, se llama circuito de alta velocidad. La figura 1 es un diagrama de onda de la línea CITIC del Circuito de alta velocidad, que muestra la situación real de la corriente en la línea de señal en el circuito. Las múltiples formas de onda de la señal en la imagen se superponen porque el cable de la señal está conectado a los pines de muchos componentes diferentes. no es difícil ver en la imagen que la parte inferior y superior de la señal tienen diferentes grados de beneficios, oscilaciones irregulares, retrasos dentro del rango esperado, etc. Estos fenómenos generalmente no aparecen en el diseño de circuitos de baja velocidad, y a medida que aumenta la velocidad del Circuito del sistema, los problemas anteriores también seguirán. Por lo tanto, el diseño de los circuitos de alta velocidad no puede ser tan simple como el diseño de los circuitos de baja velocidad. Se deben agregar nuevos conocimientos y nuevas ideas para evitar y reducir la ocurrencia de lo anterior. De acuerdo con las aplicaciones prácticas y con referencia a otros documentos, tengo las siguientes consideraciones para el diseño de circuitos de alta velocidad. 2. la coordinación cronológica considera que la mayoría de los productos electrónicos de hoy funcionan en frecuencias de 100 MHz o incluso más, como ram, cpu, fpgas, asic y lógica aleatoria. Todos estos son dispositivos con fuertes requisitos de cronología. Si la coordinación cronológica entre ellos no cumple con los requisitos prescritos, es fácil causar confusión en el funcionamiento del sistema, por lo que una cuestión que debe considerarse en el diseño de circuitos de alta velocidad debe ser la coordinación cronológica. La coordinación cronológica se refleja principalmente en: el tiempo de establecimiento y el tiempo de retención de la señal violan los estándares, el ancho de pulso pequeño no cumple con los requisitos y la superposición de fases causada por el reloj polifásico en el sistema. En el diseño de circuitos de alta velocidad, el ciclo de señal suele ser de solo NS de ancho. En este momento, no es fácil garantizar una coordinación precisa entre la señal del reloj y la señal de datos. Además, hay más o menos una variedad de equipos en el propio equipo. La deriva de parámetros, la dispersión, etc., hacen que sea más difícil lograr la coordinación entre diferentes señales de tiempo. En vista de lo anterior, el diseño del Circuito de alta velocidad debe considerar primero la verificación de simulación funcional antes del diseño y analizar cuidadosamente teóricamente si cada señal puede cumplir con los indicadores esperados. El segundo es comprobar si cada dispositivo en el circuito cronológico cumple con sus propios requisitos cronológicos. Para todos los equipos involucrados, se debe utilizar un equipo de prueba de alta frecuencia para revisar y verificar cuidadosamente los diversos parámetros del propio equipo. 3. la integridad de la señal considera la integridad de cada señal en el sistema, es decir, si (integridad de la señal), también conocida como calidad de la señal, antes de cualquier diseño de circuito. Esto es más importante en el diseño de circuitos de alta velocidad. Si no se considera adecuadamente de antemano, es fácil causar daños graves a la calidad de cada señal en el sistema o destruir fácilmente la integridad de la señal. Las siguientes situaciones son las manifestaciones que afectan la integridad de la señal en el diseño del Circuito de alta velocidad. la forma de devanado de la cadena de conversación cruzada entre las señales 3.1 se muestra en la figura 2. Cuando la corriente alterna pasa por el cable de señal, se produce un campo magnético alternativo alrededor de él, y el cable en el campo magnético alternativo induce una cierta señal de voltaje. De esta manera, las señales de voltaje asociadas se inducen en líneas de señal adyacentes, lo que hace que las dos líneas de señal interactúen entre sí, lo que resulta en una disminución de la calidad de la señal en el cable. El tamaño de los devanados cruzados entre líneas de señal depende principalmente de la tasa de variación del campo magnético (generalmente determinada por la Ley de variación de los bordes ascendentes y descendentes de la señal de conducción), la propiedad dieléctrica del medio circundante y la distancia entre los cables.