Blog de PCB - Simulación de PCB de alta velocidad para la integridad de la fuente de alimentación

El borde de la señal se hace más rápido, Problemas a los que se enfrentan los diseñadores de televisión digital de alta velocidad PCB Board Hace unos a ños era impensable. Variación del borde de la señal inferior a 1 nanosegundo, El voltaje entre la capa de alimentación y la capa de tierra en el PCB es diferente en cualquier lugar del tablero, Esto puede afectar la Potencia del chip IC y causar errores lógicos en el chip. Garantizar el correcto funcionamiento de los equipos de alta velocidad, El diseñador debe eliminar estas fluctuaciones de tensión y mantener la ruta de distribución de baja Impedancia. Para hacerlo, Es necesario a ñadir un condensador de desacoplamiento al circuito para reducir el ruido de las señales de alta velocidad en la fuente de alimentación y en el suelo. Tienes que saber cuántos condensadores usar., Cuál debe ser el valor de cada condensador, Y ponerlos en la pizarra. Por un lado, Es posible que necesite muchos condensadores, Por otra parte, El espacio en el tablero es limitado y valioso, Estos detalles determinan el éxito o el fracaso del diseño.

El método de diseño de prueba y error consume mucho tiempo y es caro, lo que a menudo conduce a un diseño excesivamente restringido, lo que aumenta el costo innecesario de fabricación. Es un método más práctico para simular y optimizar el diseño de la placa de circuito y el uso de los recursos de la placa de circuito para el diseño de pruebas iterativas para varias configuraciones de la placa de circuito. Este proceso se ilustra mediante el diseño de un tablero de circuitos xdsm (Dense subcarrier multiplexing) para redes inalámbricas de fibra / banda ancha. La herramienta de simulación de software utiliza ansoft siwave, que se basa en la tecnología híbrida de elementos finitos de onda completa, y puede importar directamente el diseño de PCB de las herramientas de diseño Cadence Allegro, mentor Graphics Board Station, Synopsys encre y zuken CR - 5000 Board Designer. La figura 1 es un diseño de PCB diseñado en siwave. Debido a que la estructura del PCB es plana, siwave puede realizar un análisis completo de manera efectiva. La salida del análisis incluye la resonancia, impedancia, parámetros S de la red seleccionada y el modelo Spice equivalente del circuito. El tamaño de la placa xdsm (es decir, la fuente de alimentación y el suelo) es de 11 x 7,2 pulgadas (28 x 18,3 cm). Tanto la capa de alimentación como la capa de puesta a tierra son láminas de cobre de 1,4 milímetros de espesor separadas por un sustrato de 23,98 milímetros de espesor. Para entender el diseño de la placa de Circuito, en primer lugar, se consideran las características de la placa desnuda (sin montaje de componentes) de la placa de circuito xdsm. Dependiendo del tiempo de subida de la señal de alta velocidad en el tablero, usted necesita entender el comportamiento del tablero en el dominio de frecuencia de hasta 2 GHz. La figura 2 muestra la distribución de tensión de una placa de circuito excitada por una señal sinusoidal en resonancia a 0,54 GHz. Del mismo modo, la placa de Circuito está resonante a frecuencias de 0,81 GHz y 0,97 GHz o más. Para una mejor comprensión, también puede simular la distribución de tensión entre la fuente de alimentación y el suelo en modo de resonancia en estas frecuencias.

En el modo de resonancia de 0,54 GHz, la diferencia de tensión entre la superficie de alimentación y el suelo en el Centro de la placa de circuito se convierte en cero. Lo mismo ocurre con algunos modos de resonancia de frecuencia más alta. Sin embargo, esto no es cierto en todos los modos de resonancia, por ejemplo, en los modos de resonancia de alto orden de 1,07 GHz, 1,64 GHz y 1,96 GHz, la diferencia de tensión en el Centro de la placa de circuito cambia a cero. Encontrar el punto de cambio de pérdida cero nos ayuda a colocar dispositivos que requieren grandes cambios de corriente en un corto período de tiempo. Por ejemplo, si un chip FPGA xinlix se coloca en un tablero de circuitos, el chip producirá un cambio de corriente de entrada 2a en 0,2 nanosegundos. Un cambio de corriente tan grande en un corto período de tiempo causará el problem a de la integridad de la Potencia de la placa de Circuito, lo que dará lugar a una variedad de modos de resonancia en la placa de Circuito, resultando en la capa de alimentación y la capa de tierra de tensión desigual. Sin embargo, algunos modos de resonancia tienen características de atenuación cero en el Centro de la placa de Circuito, por lo que la colocación del chip FPGA aquí puede evitar estos modos de resonancia de baja frecuencia en la placa de circuito. Los chips FPGA no pueden excitar estos modos de resonancia de baja frecuencia porque no es posible acoplarlos desde el centro del tablero. La curva púrpura muestra la resonancia cuando el chip en el centro del tablero absorbe la corriente del plano de alimentación. De hecho, los picos aparecen en las frecuencias de resonancia de alto orden de 1,07 GHz, 1,64 GHz y 1,96 GHz, pero no en las frecuencias de resonancia de bajo orden de 0,54 GHz, 0,81 GHz y 0,97 GHz como esperábamos. La curva púrpura representa la resonancia cuando el chip en el Centro de la placa de circuito absorbe la corriente del plano de potencia; La curva verde muestra la respuesta del chip cuando se desvía del Centro.

Aunque la colocación y colocación de dispositivos puede ayudar a reducir los problemas de integridad de la fuente de alimentación, no resuelven todos los problemas. En primer lugar, usted no puede poner todos los componentes clave en el centro del tablero. En general, la flexibilidad de colocación del dispositivo es limitada. En segundo lugar, algunos modos de resonancia se excitan en cualquier posición dada. Por ejemplo, la curva verde de la figura 3 muestra que el modo de resonancia de 0,54 GHz se activa cuando el chip se desvía del Centro a lo largo de un eje. La clave para el diseño exitoso de PDS (sistema de distribución de energía) es a ñadir un condensador de desacoplamiento en el lugar adecuado para asegurar la integridad de la fuente de alimentación y asegurar que el ruido de rebote en tierra sea lo suficientemente pequeño en un rango de frecuencia suficientemente amplio.

Condensador de desacoplamiento

Imaginen una FPGA hundiéndose 2a en el borde ascendente de 0,2 ns, cuando el voltaje de la fuente de alimentación disminuye temporalmente (disminuye) y el voltaje del plano del suelo aumenta temporalmente (rebote del suelo). La amplitud de su cambio depende de la Impedancia de la placa de circuito y del condensador de desacoplamiento utilizado para suministrar corriente en el pin de sesgo del chip (figura 4a). Dado que el valor transitorio de la corriente es 2A y el valor transitorio de la tensión se determina por V = Z — I, Z es la impedancia que se ve desde el extremo del chip, por lo tanto, para evitar la fluctuación del valor máximo de la tensión, el valor Z debe estar por debajo de un cierto umbral en el rango de frecuencia desde DC hasta el ancho de banda de la señal. La amplitud de su cambio depende de la Impedancia de la placa de circuito y del condensador de desacoplamiento utilizado para suministrar corriente en el pin de sesgo del chip. Para evitar picos de tensión, el valor Z debe ser inferior a una frecuencia específica dentro del rango de frecuencia desde DC hasta el ancho de banda de la señal. Umbral. La parte punteada de la figura es la región objetivo a la que debe satisfacerse la impedancia PDS. En este diseño, para mantener la integridad de la fuente de alimentación, la fluctuación de la tensión de la fuente de alimentación a la tierra debe mantenerse dentro del 5% del valor estándar de 3,3 v. Por lo tanto, el ruido no puede ser mayor de 0,05 — 3,3 v = 165 MV. De acuerdo con esto, la impedancia del PDS se puede calcular de acuerdo con la Ley de Ohm: 165 MV / 2A = 82,5 m

Para frecuencias típicamente de 1 kHz o menos - las fuentes de alimentación satisfacen las características de impedancia, y las estructuras de las fuentes de alimentación y los estratos de tierra generalmente no destruyen las características de impedancia, ya que muestran baja resistencia e Inductancia. Cuando la frecuencia es superior a 1 kHz, la Inductancia mutua de la trayectoria actual es lo suficientemente grande como para causar que el voltaje supere el valor límite. De acuerdo con la frecuencia más alta, el condensador de desacoplamiento es necesario como una conexión de baja impedancia entre el plano de potencia y el suelo. El ancho de banda de la señal necesario para satisfacer los requisitos de impedancia del PDS se puede estimar mediante la siguiente ecuación: En este diseño, el ancho de banda es de 1,75 GHz.

Para obtener un ancho de banda tan amplio, es necesario colocar muchos Condensadores cerámicos de alta frecuencia en la región de señal MHz y condensadores electrolíticos más grandes en la región de señal kHz. Junto con otros componentes, estas matrices de condensadores ocupan un valioso espacio de tablero. En el método de diseño de prueba y error, el prototipo físico es indispensable, la tecnología de prototipos virtuales hace que el diseñador no necesite el prototipo físico para resolver este problema. PDS está diseñado para PCB (por ejemplo, el tablero xdsm en este ejemplo), y el puerto se coloca en el chip IC usando siwave, y la Impedancia de entrada del tablero se calcula dentro del ancho de banda adecuado. La curva Roja de la figura 5 muestra la impedancia sin condensador en el tablero. Tanto el eje de impedancia como el eje de frecuencia adoptan coordenadas logarítmicas. La simulación muestra el efecto de la Capacitancia de la placa de Circuito, ignorando el circuito de baja corriente inducida a través de la fuente de alimentación. Se puede ver en la figura que la impedancia aumenta con la disminución de la frecuencia, pero debido a que el circuito a través de la fuente de alimentación también tiene baja impedancia, esta relación no es estricta. La curva roja indica la impedancia cuando no hay condensador en la placa de circuito. La curva azul oscuro es la característica de impedancia rediseñada. La curva azul claro es la curva de impedancia después de añadir la matriz del condensador de 10 NF. La curva de color muestra la adición de la matriz de condensadores 1nf de nuevo. Resultados. De acuerdo con z = 1 / (j·c), la línea recta en la curva roja indica que la Capacitancia de la placa de circuito es de 74 NF. Para mantener la impedancia por debajo de la impedancia objetivo de 82,5 M ⅱ a 1 MHz, el valor del condensador debe ser al menos 2 μf - casi 30 veces mayor que la Capacitancia de la placa de circuito. Para ello, primero es necesario añadir 22 matrices de condensadores de 0,1 ¼f. La curva azul oscuro en la figura es una característica de impedancia rediseñada. En la mayoría de los rangos de frecuencia, el diseño cumple con los requisitos de las características de impedancia. Sin embargo, en el extremo superior del ancho de banda, el ESL (Inductancia equivalente en serie), el ESR (resistencia equivalente en serie) y la Inductancia adicional causada por el espaciamiento del condensador hacen que la curva de impedancia no satisfaga las características de impedancia. Debido a que los condensadores más pequeños tienen valores ESL y ESR más pequeños, la adición de bypass puede ayudar a mejorar sus características de alta frecuencia. La curva azul claro de la figura 5 es la curva de impedancia después de añadir otra matriz de condensadores de 10 NF. La curva verde muestra los resultados de la adición de la matriz de condensadores 1nf de nuevo. La adición de cada matriz de Capacitancia mejora la característica de impedancia, pero el resultado es suficiente para satisfacer la característica de impedancia. En esta etapa del diseño, el diseñador puede añadir simulación electromagnética al mismo tiempo que la simulación del circuito para completar el diseño. Este enfoque permite a los diseñadores modelar impedancia lateral de baja tensión, incluyendo el efecto de carga de la fuente de alimentación. También puede estimular directamente el ruido en el pin de potencia para verificar directamente el ruido del plano de potencia y evitar gastos innecesarios de diseño causados por el análisis excesivo de la impedancia del plano de potencia.

Primero debe añadir puertos de entrada y salida a la ubicación seleccionada. A ñadir un puerto en el chip IC anterior, luego añadir un puerto en la entrada de energía, y añadir dos puertos en la posición de instalación de los otros dos chips. A continuación, en siwave, se puede realizar un escaneo de banda ancha para obtener la matriz de dispersión de parámetros 4x4s en todo el ancho de banda. A continuación, puede utilizar Spice de onda completa para generar un archivo de circuito compatible con Spice para su análisis posterior en el entorno de simulación de circuito. En el archivo de circuito generado, el PCB se encuentra en el centro del circuito. El archivo de circuito también incluye un modelo FPGA - una fuente de corriente con una sonda de corriente y una sonda de tensión diferencial. El circuito Spice creado por el Spice de onda completa también incluye las tres matrices de condensadores descritas anteriormente. La adición de una cuarta matriz de condensadores al ci reducirá aún más la impedancia lateral alta. El circuito también incluye una fuente de alimentación de corriente continua con un pequeño número de condensadores de desacoplamiento, que van de 1 NF a 100 μf. También se incluyen otros dos modelos de chips IC, rodeados por una pequeña matriz de condensadores de 100 NF.

The blue and green curves represent Este power integrity curves of the IC chip without adding and adding a set of capacitor matrices, Separadamente La curva roja representa el cambio repentino de la corriente de entrada del chip. Se muestran los resultados de la simulación de ruido de la tensión de alimentación FPGA.. La curva roja indica un cambio repentino en la corriente de entrada del chip - corriente de 0a a 2a / 0.2 nanosegundos. La curva azul representa la curva de tensión del chip IC sin añadir una matriz de condensadores. En comparación con 3.3 voltios, Las fluctuaciones de tensión son pequeñas., Pero todavía está por encima del 5%.. La curva verde representa la curva de fluctuación de tensión después de añadir la cuarta matriz de condensadores, El diseño final cumple los requisitos de especificación de que el ruido de la fuente de alimentación es inferior a 165 MV.. Otros chips en el tablero pueden ser analizados de la misma manera para asegurarse de que no se ven afectados por la caída de potencia y el rebote en tierra. En este ejemplo, Los otros dos chips consumen 100 ma y 50 ma, respectivamente., Su contribución al ruido es relativamente pequeña.. PCB BoardEl diseño de niveles para circuitos de alta velocidad es muy desafiante. Para asegurar el correcto funcionamiento del circuito, El PDS del circuito necesita un diseño cuidadoso, Incluye la adición de cientos de condensadores de desacoplamiento a la placa de circuito y la selección del valor y la posición adecuados del condensador según sea necesario. El método de simulación del prototipo virtual se utiliza en lugar del método de ensayo y error para optimizar el diseño de la integridad de potencia del motorPCB Board Puede acortar eficazmente el ciclo de diseño y ahorrar costos de diseño.