Blog de PCB - Una nueva tecnología de prueba de placas de PCB

En la actualidad, con la aparición continua de productos que utilizan circuitos integrados a gran escala, la instalación y prueba de las placas de PCB correspondientes se ha vuelto cada vez más difícil. Aunque el método tradicional de la tecnología de prueba en el circuito todavía se utiliza para la prueba de placas de circuito impreso, este método se ha vuelto cada vez más problemático debido a la miniaturización y encapsulamiento de chips. Ahora se ha desarrollado gradualmente una nueva tecnología de prueba, la tecnología de prueba de escaneo de límites, y la mayoría de los circuitos asic y muchos equipos medianos han comenzado a usar la tecnología de prueba de escaneo de límites para el diseño. La tecnología BST cumple con el estándar ieee1149.1 y proporciona un conjunto completo de soluciones de prueba. En las pruebas reales, no necesita recurrir a equipos de prueba complejos y caros, y proporciona un método de prueba independiente de la tecnología de placas de circuito. La ventaja del uso de la tecnología de prueba de escaneo de límites para el diseño de circuitos integrados y el diseño de placas de circuito impreso es que el proceso de prueba es simple, lo que reduce considerablemente el tiempo de prueba y diagnóstico durante la producción, experimentación, uso y mantenimiento, reduciendo así considerablemente los costos.

1. el circuito bst, la composición básica del bst, está construido de acuerdo con el estándar ieee1149.1 e incluye el canal de acceso de prueba TAP y controlador, el registro de instrucciones ir y el Grupo de registro de datos de prueba tdr. el canal de acceso de prueba TAP es un conector de 5 Pines (1 PIN es el terminal de reinicio). El controlador TAP es una máquina estatal de 16 Estados que puede generar señales de reloj y varias señales de control (es decir, generar señales de prueba, desplazamiento, captura y actualización) para trasladar los datos de instrucción o prueba al registro correspondiente, Y controlar los diversos Estados de funcionamiento de la prueba de escaneo de límites. 1.1 La señal TCK TCK en la entrada del reloj de prueba permite que la parte de escaneo de límites del IC se sincronice con el reloj dentro del sistema y funcione de forma independiente. 1.2 El modo de prueba selecciona el modo de prueba TMS de entrada y el Pin TMS como señal de control. Determina el Estado de funcionamiento del controlador tap. El TMS debe establecerse antes del borde ascendente del tck. 1.3 El terminal de entrada de datos de prueba tdio, en el borde ascendente del TCK de pulso del reloj de prueba, los datos insertados a través de la serie TDI se transfieren al registro de instrucciones o al registro de datos de prueba, 1.4 El terminal de salida de datos de prueba tdoat está en el borde descendente del pulso del reloj de prueba tck. los datos se exportan en serie desde el registro de instrucciones o el registro de datos de prueba a través de tdo. el controlador TAP determina si los datos en serie son datos de instrucción o datos de prueba. El sistema de prueba de tablero de PCB 2.1 estructura del sistema de prueba su hardware incluye un PC universal, un probador de BST y un cable de señal de BST serie (un bus con cuatro señales, el significado de los números en la imagen es el siguiente: 1 es tdi, 2 es tck, 3 es TMS y 4 es tdo). El probador está conectado a la pc a través de un puerto paralelo estándar y al puerto de acceso de prueba TAP en el PCB a través de un cable de señal serie. Suponiendo que haya tres módulos a, B y c en la placa de circuito impreso, el módulo puede estar compuesto por un solo Chip o varios chips. Están diseñados de acuerdo con el estándar ieee1149.1, es decir, agregar un registro BS al pin de E / S del chip (donde pasan las líneas punteadas en el módulo) para realizar pruebas de escaneo de límites. Si el sistema o dispositivo digital diseñado tiene varias placas de pcb, se puede conectar a la placa de PCB a través de un cable de señal serie. Los usuarios pueden seleccionar con flexibilidad el chip, el módulo o todo el PCB a probar a través de la programación. 2.2 Los probadores de principios del sistema de prueba pueden usar el software PC para programar, generando automáticamente el modo de prueba para detectar fallas del Circuito de acuerdo con la tabla de red y el modelo de equipo de la placa de pcb. La computadora debe tener dos tableros con al menos 32 pines de E / s de bits, lo que permite formar 32 pines de lectura / escritura de bits para facilitar las operaciones de lectura y escritura. El software de prueba debe incluir un preprocesador y una unidad de ejecución. El Preprocesador lee los mapas de prueba y obtiene las posibles relaciones de estos mapas, y el resultado es un conjunto de archivos que incluyen el almacenamiento y el control de la información. La unidad de ejecución carga el archivo anterior y luego realiza la prueba. El proceso consiste en leer primero la información almacenada, colocar los datos en el puerto de entrada, leer los datos desde el puerto de salida adecuado y compararlos con los resultados esperados. Si se detecta una avería, se genera y marca la ubicación de la avería y se añade un procedimiento de diagnóstico para dar la ubicación específica de la avería. 2.3 contenido de la prueba 1) prueba la conexión del pin de E / S del tablero de pcb. Porque los pines de E / s de la placa de PCB proporcionan un canal de acceso para el probador; 2) probar la integridad del chip IC en el tablero de pcb. Durante el montaje del chip, el chip IC puede haber sido dañado. La autoinspección incorporada y las pruebas internas se pueden utilizar para verificar la calidad del chip; 3) probar las fallas de apertura y cortocircuito de la interconexión de chips IC en el tablero de pcb, que se pueden verificar a través de pruebas externas: 4) probar la integridad del bus en el tablero de pcb, a través de las cuales se puede detectar si hay fallas de apertura en los pines de E / S del chip IC conectado al bus. con el desarrollo ininterrumpido de la tecnología bst, Las pruebas de placas de PCB se mejorarán gradualmente. Debido al uso generalizado de circuitos integrados programables, mejorará la flexibilidad y aplicabilidad de las pruebas de placas de PCB y reducirá el costo de los sistemas de prueba correspondientes. Los diseñadores pueden utilizar todos los circuitos integrados lógicos programables en la placa de circuito impreso, y la lógica del chip se puede modificar solo a través de la programación de software, creando así una placa de circuito impreso universal, para que la placa de circuito impreso pueda completar diferentes funciones. De esta manera, la tecnología de prueba de escaneo de límites hará que la prueba de la placa de PCB sea más conveniente y rápida, y reducirá en gran medida el costo de la prueba.