Технология PCB - влияние пропускания канала PCB на передачу сигналов

Via is one of the important components ofмногослойная плата PCB, затраты на бурение обычно составляют от 30 до 40% стоимости буренияPCB - производство. Simply put, every hole on the PCB can be called a via.

паразитная емкость

The via itself has a parasitic capacitance to the ground. если известно, что проходное отверстие соединяет пласт с изолирующим отверстием диаметром D2, диаметр диафрагмы D1, the thickness of the панель PCBДа., and the dielectric constant of the board substrate is ε, размер паразитной емкости отверстия примерно: с = 1.41εTD1/(D2-D1) The parasitic capacitance of the via will cause the circuit to prolong the rise time of the signal and reduce the speed of the circuit. например, for a PCB with a thickness of 50Mil, если использовать отверстие для прохода с внутренним диаметром 10 мм и диаметром 20 мм, расстояние между паяльной плитой и заземленной медной зоной составляет 32 миля, Затем мы можем использовать вышеприведенную формулу для приближения проходного отверстия, паразитная емкость примерно равна:.41x4.4x0.0500x0.020/(0.032-0.020)=0.517pF, время нарастания, вызванное этой частью емкости, составляет: т10 - 90 = 2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28 пенсов. It can be seen from these values that although the effect of the rise delay caused by the parasitic capacitance of a single via is not obvious, если в дорожке несколько раз использовалось отверстие для переключения между слоями, the designer should still consider carefully.

второй, the parasitic inductance of the via

Similarly, паразитная емкость и проходное отверстие. In the design of быстродействующая цифровая схема, паразитная индуктивность через отверстие обычно приводит к повреждению больше, чем эффект паразитной емкости. Its parasitic series inductance will weaken the contribution of the bypass capacitor and weaken the filtering effect of the entire power system. Мы можем просто рассчитать паразитную индуктивность дыр по формуле:.08h[ln(4h/d)+1] where L refers to the inductance of the via, h is the length of the via, D центральный диаметр отверстия. It can be seen from the formula that the diameter of the via has a small influence on the inductance, длина проходного отверстия больше всего влияет на индуктивность. Still using the above example, индуктивность проходного отверстия можно рассчитать следующим образом: L = 5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. If the rise time of the signal is 1ns, Значит, это эквивалентное сопротивление: XL = сплетница/T10 - 90 = 3.19Ω. при прохождении высокочастотного тока это сопротивление больше не может быть проигнорировано. Special attention should be paid to the fact that the bypass capacitor needs to pass through two vias when connecting the power plane and the ground plane, Таким образом, паразитная индуктивность через отверстие будет расти в два раза.

3. Проект Via высокая скорость PCB

Through the above analysis of the parasitic characteristics of vias, Мы можем это увидеть. высокоскоростное проектирование PCB, seemingly simple vias often bring great negative effects tocircuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, в проекте можно сделать следующее:

1. Выбор разумного размера с учетом стоимости и качества сигнала. например, при проектировании модуля памяти PCB на 6 - 10 этажах лучше всего использовать отверстие 10 / 20 миля (сверлильная / паяльная тарелка). для некоторых компактных схем можно также использовать 8 / 18 мил. дыра. в нынешних технических условиях трудно использовать небольшие пробоины. для питания или заземления через отверстие можно рассмотреть возможность использования больших размеров для снижения сопротивления.

обе формулы, рассмотренные выше, позволяют сделать вывод о том, что использование более тонкой PCB способствует снижению двух паразитных параметров сквозного отверстия.

3. электропитание и заземляющий штырь должны быть просверлены вблизи, and the lead between the via and the pin should be as short as possible, Потому что они повышают индуктивность. At the same time, линия питания и заземление должны быть максимально толщиной, чтобы снизить сопротивление.

Постарайтесь не менять количество слоёв сигнальной линии на панели PCB, т.е.

5. Place some grounded vias near the vias of the signal layer to provide the nearest loop for the signal. можно даже поместить много избыточного заземленияпанель PCB. Of course, проектирование требует гибкости. The via model discussed earlier is the case where there are pads on each layer. иногда, we can reduce or even remove the pads of some layers. особенно когда плотность отверстий очень высока, it may lead to the formation of a break groove that separates the loop in the copper layer. чтобы решить этот вопрос, in addition to moving the position of the via, Мы также можем рассмотреть вопрос о том, чтобы поставить отверстие на медном покрытии. The pad size is reduced.