Подложка ИС - IC Встроенная базовая плата Технология Killer Application Analysis

Изометрия 3DIC все еще находится на пороге массового производства

Несмотря на то, что технология 3DIC + TSV 3D - укладки может увеличить плотность чипа, снизить затраты и уменьшить размер продукта, тем самым повышая производительность и надежность чипа, Samsung также является первой компанией, которая выпустила однородную 3DIC - стопку флэш - памяти NANDFlash, память DDR3 и компоновку чипов WideI / ODRAM для настольных компьютеров и ноутбуков. Компании IC Design, такие как Qualcomm и BroadComm, также внедрили технологию 3DTSV для проектирования следующего поколения IC с более высокой плотностью.

Технология 2.5D широко используется в логических вычислительных чипах, таких как CPU / GUP / FPGA. Технология IBM / AMD 2.5D / 3DIC будет способствовать дальнейшему развитию гетерогенных интегрированных приложений, таких как DRAM, CIS, RF, LED и фотоэлектронные компоненты. Yole International Semiconductors Association (SEMI) продолжает программу 3DTSV, приглашая HP, IBM, Intel, Samsung, Qualcomm, Tai Syntific, UMC, Hynix, Atotech, (ASE, ST, Samsung, Micron, GlobalFoundries, NEXX, FRMC и другие отрасли активно участвовать в исследованиях и разработках 3DIC, чтобы создать четко регулируемую экосистему 3D - цепочки.

В настоящее время интегрированные приложения 3DIC по - прежнему относятся к тому же производственному процессу, что и интеграция с однородными чипами (Homogenous), такими как DRAM, NANDFlash - сердечники или многоядерные микропроцессоры. IEK ожидает, что начиная с этого года (2013) 3DIC, такие как DRAM и NANDFlash с однородным штабелем, выйдут в массовое производство. Что касается изомерной интеграции логических чипов (logic), чипов хранения (DRAM), радиочастотных IC (RF), усилителей мощности (PA), фотоэлектрических преобразовательных чипов и т. Д., Это ограничено такими техническими проблемами, как энергопотребление и коэффициент упаковочного материала. Это еще предстоит преодолеть.

2.5D Промежуточные технологии первыми внедряют FPGA, GPU / APU в массовое производство

Как упоминалось ранее, 3DIC используется в интегральных схемах Hetergeneous. Он складывает голые кремниевые чипы с различными логическими процессами и эксплуатационными характеристиками и использует технологию TSV (кремниевое бурение) для соединения чипов друг с другом. При укладке различных типов чипов проблемы с энергопотреблением и охлаждением потребуют специального решения.

Если сложить только чипы DRAM с напряжением 1В и потреблением энергии 2Вт, то начальный ток составляет около 2 ампер. Если на нем сложен многоядерный процессор с частотой 2 ГГц или графический процессор (GPU), это может легко занять десятки ватт или даже больше. 100 Вт, ток светового запуска может достигать десятков ампер, что почти можно обработать батареей автомобильного класса. Этот чип смертелен для дизайна мобильных портативных устройств; И он обеспечивает большой ток в такой ограниченной и плотной области. Конструкция проводки цепи питания и выбор чипа питания являются техническими проблемами, и даже сам ток является самым большим источником помех, влияющим на эффективность и стабильность схемы.

Высокочастотные процессоры и чипы GPU обычно нагреваются до 120 градусов. Однако, когда сердечники DRAM и NANDFlash превышают 85 °C, механизм обновления и допуск к хранению будут ненормальными. Если процессор объединяется с DRAM и NANDFlash, то высокая калорийность процессора влияет на DRAM и NANDFlash: Кроме того, как и фотоэлектрические преобразователи, эксплуатационная стабильность значительно снижается при температуре 80 °C или выше. Существуют также различные типы материалов для голых моделей. Когда они складываются вместе, необходимо учитывать влияние тепловых напряжений, вызванных различными коэффициентами теплового расширения на механизм упаковки, и даже перегрев может привести к деформации слоя и даже к разрыву олова. Как правильно организовать укладку этих чипов с различными температурными характеристиками, чтобы они не взаимодействовали друг с другом в процессе охлаждения, является очень серьезной технической задачей. Вот почему 3DIC, которые уже производятся в больших масштабах, впервые появляются в продуктах с низким энергопотреблением, таких как DRAM и NANDFlash.

Технология 2.5DIC (или 2.5DInterpriser) была впервые предложена лидером завода (ASE) и позже стала термином в полупроводниковой промышленности. Этот метод заключается в том, чтобы формы с различными технологическими / рабочими характеристиками не складывались друг с другом, а размещались параллельно и близко друг к другу, помещались на вставку материала на стеклянной или кремниевой основе (вставку) для соединения, а затем соединялись в конце. Плата PCB сокращает время задержки сигнала и улучшает общую производительность системы; Каждая параллельная форма может быть протестирована отдельно, а затем перфорирована и собрана бок о бок. Он не нуждается в испытаниях на тепловое / электромагнитное излучение и может быть полностью интегрирован после упаковки, просто поместив его на промежуточную пластину (вставку). При укладке 3DIC каждый слой в укладке должен быть подвергнут тепловому / электромагнитному тестированию; Если один из модулей имеет дефект, необходимо компенсировать все устройство укладки 3DIC.

2.5DIC рассматривается полупроводниковой промышленностью как промежуточная технология для перехода на 3DIC в будущем. В дополнение к использованию вставки в качестве моста связи между чипами, необходимо обратить внимание на такие вопросы, как комбинация чипа и вставки, производительность материала и тепловое напряжение. По сравнению с 3DIC, 2.5DIC имеет более низкие технические узкие места. Силиконовые интерполяторы (SIInterposer), используемые в платах, обычно не требуют передовых производственных процессов 40 нм или даже 28 нм, как процессорные чипы, и могут снизить затраты на производство.

В качестве примера можно привести процессор Xilinx2.5D FPGA. После того, как обнаженные чипы FPGA 28 / 40 нм расположены бок о бок, они помещаются на 65 - нм кремниевый интерполятор. Общая стоимость ниже, чем предыдущий 40 - нм или даже 28 - нм процесс SOC. Таким образом, область применения 2.5DIC не ограничивается чипами хранения. Высокопроизводительные, высокоинтегрированные логические вычислительные чипы, такие как FPGA, CPU и GPU, начали использовать технологию 2.5DInterpriser.

2.5D / 3DIC Убийственные приложения

Полупроводники, которые внедряют концепцию 2.5DIC в массовое производство, представлены ведущими производителями программируемых логических дверных массивов (FPGA) Xilinx и Altera. Обе компании используют технологию 2.5DIC CoWos (кристаллическая пластина на чипе). Как и чип Xilinxâs Virtex - 72000 TFPGA, 28 - нм голые пластины расположены рядом. Микровыпуклые блоки под обнаженной пластиной соединены с 65 - нм кремниевым промежуточным слоем. После этого они подключаются к сварному шару с помощью технологии TSV, а затем проникают. Соедините сварочный шар с пластиной PCB ниже.

Кроме того, графический чип Intel IrisPro5200 (GT3e), совместимый с процессором IBM Power8, процессором Intel Corei четвертого поколения (Haswell) и полузаказным процессором AMD 8. Основные APU также будут использовать технологию упаковки 2.5DIC.

Что касается сегмента 3DIC, в дополнение к равномерной компоновке чипов DRAM (WideI / O) и NANDFlash, Altera недавно объявила о следующем поколении 20 - нм FPGA, который будет использовать следующее поколение 20 - нм процессов с аккумуляцией в сочетании с технологией 3DIC изомерной интеграции и укладки. Интеграция двух или более чипов FPGA, многоядерных процессоров ARM, пользовательских чипов HardCopyASIC, настраиваемых цифровых сигнальных процессоров DSP и многоуровневых чипов памяти MemoryCube.

ASE, Silicon Products, Licheng и Nammao занимают 56% мирового рынка упаковочных испытаний и являются ключевыми для последнего километра промышленной цепочки 3DIC. Компания ASE использует стандарт 3DS - IC на платформе спецификации SEMI и активно сотрудничает с DesignHouse и Foundry для завершения работы над спецификациями DietoDie, DietoSiP, а также 3D - укладки, измерения и подтверждения надежности упаковки; В области литья, хранения, инкапсуляции и тестирования 3D - несущих панелей, приспособлений, процедур межзаводского обслуживания, а также участия в TSV - кристаллической окружности, методах укладки памяти JEDECJC - 11WideI / O и соответствующих спецификациях обеспечения качества 3DQA.

Кроме того, TSC также представила интегрированную производственную технологию CoWOS с структурой 2.5D / 3DIC (ChiponWaferoSubstrate), которая обеспечивает единый шоппинг, такой как TSV / 3D, различные выпуклые материалы, включая технологию выращивания шаров, кремниевый интерполятор (Si interposer) и интеграцию различных подсистем. В то же время продолжайте инвестировать в технологию 2.5D / 3DIC, чтобы ускорить внедрение всей промышленной цепочки EDA, IP, тестирования, оборудования, поставщиков кремниевых пластин и упаковочных заводов. UMC и заводы по упаковке и тестированию в нижнем течении ищут открытую отраслевую модель (OpenEcosystemModel) для разработки технологии 3DIC.

До 2010 года технология 3DIC была внедрена в чипы памяти, такие как NANDFlash и DRAM. С 2010 года также началось массовое производство компонентов CIS (CMOS - датчики изображения) и MEMS (микромеханические и электрические). Чипы силовых усилителей (PA), упаковка светодиодных осветительных чипов и упаковка фотоэлектрических преобразователей и другие приложения. В 2013 году ожидается массовое производство однородных многослойных устройств MemoryCube и WideI / ODRAM; Ожидается, что изомерный 3DIC (изомерный 3DIC) с многоядерными CPU, FPGA, ASIC, памятью и фотоэлектрическими элементами будет запущен в период с 2014 по 2015 год.