Teknik PCB - Teknologi reka PCB terintegrasi baru untuk pengujian PCB

Rancangan elektronik semasa pengujian PCB adalah kebanyakan rancangan aras sistem terintegrasi, dan seluruh projek termasuk rancangan perkakasan dan pembangunan perisian. Ciri-ciri teknikal ini mengakibatkan cabaran baru bagi jurutera PCB.

Pertama-tama, bagaimana membahagi perisian sistem dan fungsi perkakasan secara rasional pada tahap rancangan awal untuk membentuk kerangka struktur fungsional yang berkesan untuk menghindari proses siklik yang berlebihan; Kedua, bagaimana untuk merancang papan PCB prestasi tinggi dan kepercayaan tinggi dalam masa singkat. Kerana pembangunan perisian bergantung sangat pada penyelesaian perisian, hanya dengan memastikan keseluruhan desain mesin dihantar sekali boleh siklus desain dikurangi dengan lebih efektif. Artikel ini membahas ciri-ciri baru dan strategi baru desain papan papan sistem di bawah latar belakang teknik baru. Seperti yang kita semua tahu, pembangunan teknologi elektronik berubah dengan setiap hari yang berlalu, dan sebab punca perubahan ini adalah kemajuan teknologi cip. Proses setengah konduktor semakin fizik, dan kini telah mencapai tahap sub-mikron yang dalam, dan sirkuit skala ultra besar telah menjadi aliran utama pembangunan cip. Dan perubahan ini dalam proses dan skala telah membawa banyak tekanan reka elektronik baru di seluruh industri elektronik. Ralat aras papan telah juga terkena kesan yang besar. Perubahan yang paling jelas adalah pelbagai besar pakej cip, seperti muncul BGA, TQFP, PLCC dan jenis pakej lain; kedua, pakej pin-densiti tinggi dan pakej miniaturisasi telah menjadi satu. Mode ini, untuk menyedari miniaturisasi seluruh produk, seperti: aplikasi luas teknologi MCM. Selain itu, peningkatan frekuensi operasi cip membolehkan meningkatkan frekuensi operasi sistem. Perubahan ini pasti akan membawa banyak masalah dan cabaran kepada rekaan aras papan. Pertama, disebabkan perbatasan fizikal meningkat bagi titik dan saiz titik tinggi, yang menyebabkan kadar penerbangan rendah; kedua, masalah masa dan integriti isyarat disebabkan oleh meningkat frekuensi jam sistem; ketiga, jurutera berharap untuk dapat menggunakan platform PC Gunakan alat yang lebih baik untuk menyelesaikan reka kompleks dan prestasi tinggi. Oleh itu, ia tidak sukar bagi kita untuk melihat bahawa reka papan PCB mempunyai tiga trends yang berikut: reka PCB sirkuit digital kelajuan tinggi (iaitu, frekuensi jam tinggi dan pinggir cepat) telah menjadi aliran utama. Miniaturisasi produk dan prestasi tinggi mesti menghadapi masalah kesan distribusi disebabkan oleh teknologi desain isyarat-campuran (iaitu, desain digital, analog, dan RF campuran) di papan yang sama. Peningkatan kesulitan desain telah menyebabkan proses desain tradisional dan kaedah desain, dan alat CAD pada PC menjadi sukar untuk memenuhi cabaran teknikal semasa. Oleh itu, pemindahan platform alat perisian EDA dari UNIX ke platform NT telah menjadi trend yang dikenali dalam industri. Penyelesaian papan PCB untuk sistem digital kelajuan tinggi pengujian PCB · Secara umum, apabila lambat sambungan isyarat lebih daripada 20% masa pembukaan isyarat pinggir, wayar isyarat pada papan akan menunjukkan kesan garis penghantaran, iaitu, sambungan bukan lagi wayar sederhana yang menunjukkan parameter lumped Performance, tetapi menunjukkan kesan parameter yang disebarkan, - rancangan ini adalah rancangan kelajuan tinggi. Dalam rancangan sistem digital kelajuan tinggi, raksasa mesti selesaikan masalah penukaran palsu dan penyelesaian isyarat disebabkan oleh parameter parasit, iaitu, masalah masa dan integriti isyarat. Pada masa ini, ini juga masalah yang perlu diselesaikan oleh raksasa sirkuit kelajuan tinggi. Pengesahan PCB dipandu oleh peraturan fizik tradisional · Kita boleh jumpa bahawa dalam rancangan sirkuit PCB kelajuan tinggi tradisional, tetapan peraturan elektrik dan tetapan peraturan fizik adalah terpisah. Ini membawa kekurangan berikut:Pada hari awal desain PCB, jurutera perlu menghabiskan banyak tenaga pada analisis depan dan belakang terperinci (iaitu, logik establishment-realizasi fizikal) untuk merancang strategi wayar fizikal yang memenuhi keperluan elektrik. Kesan kelajuan tinggi adalah subjek yang rumit, dan kesan yang dijangka tidak boleh dicapai hanya dengan mengawal panjang wayar dan garis selari. / / / / / / / / / / / / . Sang desainer pasti akan menghadapi sebuah dilema seperti itu. Peraturan fizik dengan komponen palsu tidak berlaku dalam kawat sebenar. Dia perlu mengubah peraturan berulang kali untuk membuat mereka mempunyai nilai praktik. Apabila kabel selesai, alat selepas pengesahan boleh digunakan untuk analisis. Tetapi jika masalah ditemui, jurutera mesti kembali ke rancangan dan menyesuaikan struktur atau peraturan. Ini adalah proses ciklik yang tidak berguna. Ia akan mempengaruhi masa untuk pasar. Apabila terdapat hanya beberapa atau puluhan jaringan wayar kritik dalam desain, pemacu peraturan fizik boleh menyelesaikan tugas desain dengan baik; tetapi apabila terdapat ratusan atau bahkan ribuan jaringan wayar dalam rancangan, kaedah fizikal yang dipandu oleh peraturan adalah kemampuan dasar untuk melakukan tugas rancangan. Pembangunan teknologi elektronik memanggil kebangkitan kaedah dan alat baru untuk menyelesaikan masalah yang menghadapi desain. Untuk menyelesaikan kekurangan rancangan kelajuan tinggi yang dipimpin oleh peraturan fizikal, orang-orang yang memahami industri yang terlibat dalam pembangunan rancangan sirkuit digital kelajuan tinggi, alat EDA melamar konsep rancangan fizikal yang dipimpin oleh peraturan elektrik pada masa sebenar tiga tahun yang lalu, dan rancangan idea rancangan PCB digital kelajuan tinggi. Proses ini telah diubah.