Teknik PCB - Rancangan PCB kelajuan tinggi berdasarkan analisis integriti isyarat

perkenalan

Integriti isyarat merujuk kepada kualiti isyarat dalam sistem sirkuit. Jika isyarat boleh dihantar dari sumber ke hujung penerima tanpa cacat dalam masa yang diperlukan, isyarat dikatakan selesai. Dengan pembangunan cepat teknologi semikonduktor dan peningkatan kelajuan output switch IC, isu integriti isyarat (termasuk overshoot isyarat dan undershoot, cincin, refleksi, crosstalk, bounce tanah, dll.) telah menjadi salah satu isu yang mesti diperhatikan dalam rancangan PCB kelajuan tinggi. . Biasanya, frekuensi sirkuit logik digital mencapai atau melebihi 50 MHz, dan sirkuit yang bekerja pada frekuensi ini menguasai lebih dari 1/3 seluruh sistem, boleh menyebutnya sirkuit kelajuan tinggi. Bahkan, dibandingkan dengan frekuensi isyarat sendiri, frekuensi harmonik pinggir isyarat lebih tinggi, dan perubahan cepat (pinggir naik dan jatuh) isyarat menyebabkan kesan tidak dijangka penghantaran isyarat. Ini juga sumber masalah integriti isyarat. Oleh itu, bagaimana untuk mempertimbangkan sepenuhnya faktor integriti isyarat dalam proses reka PCB kelajuan tinggi dan mengambil tindakan kawalan yang efektif untuk meningkatkan kualiti reka sirkuit adalah masalah yang mesti dianggap.

Dengan bantuan perisian simulasi Cadence SPEECTRAQuest yang kuat, menggunakan model IBIS untuk melakukan analisis simulasi integriti isyarat pada isyarat kelajuan tinggi adalah kaedah analisis yang efisien dan boleh dilakukan yang dapat mencari masalah integriti isyarat, dan melaksanakan isu-isu yang berkaitan integriti isyarat berdasarkan keputusan simulasi Optimize desain, Untuk mencapai tujuan untuk memperbaiki kualiti desain dan memperpendek siklus desain.

Contoh desain aplikasi

Fungsi unit kawalan yang direka dalam artikel ini dalam seluruh sistem adalah untuk menghantar isyarat terkod yang diterima oleh peranti penerima tanah kembali ke pusat pemprosesan data stesen utama. Proses kerja khusus adalah untuk pertama-tama menyimpan data komputer hos, kemudian melalui ujian kadar ralat bit dan pengiraan, pilih laluan dengan kadar ralat bit paling rendah sebagai laluan pemindahan data, dan akhirnya menghantar data komputer hos yang disimpan ke pusat pemprosesan data stesen utama melalui laluan ini Untuk memproses. Selepas pertimbangan yang meliputi, Ciklon II-2C8 Altera dipilih sebagai cip inti, serta SDRAM, Flash, sirkuit input/output berbeza-berbeza dan cip antaramuka MAX232, dll., dan digabung dengan kit pembangunan prosesor kerusi lembut Nios II untuk dicapai. Struktur unit kawalan dipaparkan dalam Figur 1.

Frekuensi jam CycloneII-2C8 sehingga 150 MHz atau lebih. Kerana kawasan penyimpanan data dalam FPGA relatif kecil, SDRAM digunakan untuk mengembangkan ruang penyimpanan data luaran. SDRAM menerima HY57V651610/SO Syarikat Hy nix, frekuensi jam mencapai lebih dari 75 MHz. Oleh itu, perlu mempertimbangkan masalah integriti isyarat disebabkan oleh frekuensi isyarat yang terlalu tinggi. Saya memilih perisian desain Cad-ence yang berkuasa, yang melibatkan desain skematik, Bentangan PCB, dan analisis simulasi kelajuan tinggi. Ia boleh menyelesaikan masalah yang berkaitan dengan prestasi elektrik dalam semua aspek desain dan meningkatkan rancangan. Kadar sukses.

2 topologi isyarat kunci dan simulasi

Bahagian frekuensi yang lebih tinggi dalam sistem ini adalah FPGA dan SDRAM. Frekuensi jam FPGA boleh mencapai lebih dari 150 MHz, dan frekuensi jam SDRAM boleh mencapai lebih dari 75 MHz. Kerana frekuensi tinggi dalaman FPGA tidak mempunyai kesan pada peranti lain, dan sambungan antara FPGA dan SDRAM tidak senyap, integriti isyarat secara langsung mempengaruhi sama ada FPGA boleh membaca dan menulis SDRAM dengan betul. Dalam rancangan PCB, alat simulasi kelajuan tinggi SPECCTRAQuest perisian Cadence digunakan, dan model IBIS peranti digunakan untuk menganalisis integriti isyarat, dan struktur pemadaman impedance dan topologi optimum untuk memastikan operasi normal sistem. Artikel ini hanya memberikan penjelasan terperinci tentang refleksi isyarat dan percakapan salib, dan simulasi lain adalah sama.

2.1 Refleksi

Penghujung pemancaran adalah 44 pin HY57V561620, penghujung penerima adalah 60 pin Siklon II, dan kegembiraan adalah gelombang kuasa 66 MHz. Figure 2 menunjukkan struktur topologi, dan Figure 3 menunjukkan bentuk gelombang simulasi.

Ia boleh dilihat dari bentuk gelombang simulasi bahawa kerosakan bentuk gelombang disebabkan oleh refleksi isyarat, dan fenomena ringing yang jelas dihasilkan. Kewujudan fenomena berdering menyebabkan isyarat menyeberangi ambang logik aras banyak kali, yang menyebabkan gangguan fungsi logik. Cara yang berkesan untuk mengurangi bunyi adalah untuk menyambungkan pemberontak kecil dalam siri dengan sirkuit, yang menyediakan pemotong untuk sirkuit, boleh mengurangi secara signifikan amplitud bunyi dan mengurangi masa oscilasi bunyi, sementara hampir tidak mempengaruhi kelajuan sirkuit. Dalam penggunaan teknik, perlawanan biasanya 33 Ω. Figure 4 and Figure 5 show the topological structure and simulated waveforms after the series resistance.

Fenomen bunyi selepas perlawanan siri telah diselesaikan dengan baik. Sebenarnya, penyelesaian ini dipanggil pertandingan impedance. Impedan memegang kedudukan yang sangat penting dalam masalah integriti isyarat.

2.2 Crosstalk

Ekstrak SD_DQlO (sambung 59 pin Siklon II dan 45 pin HY57V561620), SD_DQll (sambung 58 pin Siklon II dan 47 pin HY57V561620), SD_DQ-l2 (sambung 57 pin Siklon II dan 48 pin HY57V561620) kaki) tiga rangkaian ini untuk melakukan simulasi perbualan salib diantaranya. diantara mereka, SD_DQll sebagai rangkaian yang diserang, SD_DQlO dan SD_D-Ql2 sebagai rangkaian yang menyerang. Bentuk gelombang topologi dan simulasi mereka dipaparkan dalam Figur 6 dan Figur 7 (panjang sambungan selari garis transmisi adalah L=1000 mil, dan pitch P=5 mil).

Bentuk gelombang simulasi dipaparkan dalam Figur 8. Ia boleh dilihat dari Figure 7 bahawa perbualan salib mempunyai kesan besar pada rangkaian yang diserang. Nilai saling bercakap Crosstalk=657.95 mV berkaitan dengan panjang sambungan selari L dan ruang P garis penghantaran. Semakin pendek panjang sambungan, semakin besar ruang. Semakin kecil percakapan salib. Hasil simulasi tersenarai dalam Jadual 1.

Oleh itu, apabila membuat PCB, panjang selari antara garis isyarat bagi ciri-ciri berbeza sepatutnya dikurangkan sebanyak yang mungkin apabila dibenarkan, jarak diantaranya sepatutnya diperbesar, dan lebar garis dan tinggi beberapa garis sepatutnya diubah. Sudah tentu, terdapat banyak faktor yang mempengaruhi percakapan salib, seperti arah aliran semasa dan masa peningkatan frekuensi isyarat sumber gangguan, yang patut dianggap secara keseluruhan.

Perhatian akhir

Dalam rancangan PCB kelajuan tinggi unit kawalan ini, perisian Cadence yang berkuasa digunakan untuk mencapai keputusan yang baik dari produksi diagram skematik, bentangan PCB ke analisis simulasi kelajuan tinggi. Menurut topologi dan bentangan yang masuk akal yang diperoleh oleh analisis simulasi SPEECTRAQuest, papan sirkuit boleh berfungsi secara biasa. Kaedah rancangan ini sangat pendek masa penyahpepijatan perkakasan, meningkatkan efisiensi kerja, dan menyimpan kos rancangan.