Teknik PCB - Kapensiensi parasitik bagi vial papan sirkuit PCB

Melalui diri sendiri mempunyai kapasitas parasit ke tanah. Jika diketahui bahawa diameter lubang pengasingan di lapisan tanah melalui adalah D2, diameter pad melalui adalah D1, tebal papan sirkuit PCB adalah T, dan dielektrik substrat adalah Changshu adalah ε, maka kapasitas parasit melalui adalah kira-kira seperti ini:

C=1.41εTD1/(D2-D1)

Kesan utama kapasitasi parasit melalui lubang pada litar adalah untuk memperpanjang masa naik isyarat dan mengurangkan kelajuan litar. Contohnya, untuk PCB dengan tebal 50Mil, jika diameter dalaman adalah 10Mil, diameter pad adalah 20Mil Untuk melalui, jarak antara pad dan kawasan tembaga tanah adalah 30Mil, maka kita boleh guna nilai kira-kira formula di atas untuk mengira kapasitas parasit melalui:

C=1.41x4.4x0.05x0.02/(0.032-0.020)=0.517pF, perubahan masa naik disebabkan oleh bahagian ini kapasitasi adalah:

T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps. Ia boleh dilihat dari nilai-nilai ini bahawa walaupun kesan lambat naik disebabkan oleh kapasitas parasit satu melalui tidak jelas, jika melalui digunakan berbilang kali dalam jejak untuk menukar antara lapisan, perancang patut mempertimbangkan dengan hati-hati.

Pertama, induksi parasit melalui

Sama seperti, terdapat kapasitas parasit dalam botol dan induksi parasit. Dalam rancangan sirkuit digital kelajuan tinggi, kerosakan disebabkan oleh induksi parasit vias sering lebih besar daripada kesan kapasitasi parasit. Induktansi seri parasitik akan lemahkan kontribusi kondensator bypass dan lemahkan kesan penapisan seluruh sistem kuasa. Formula berikut boleh digunakan untuk menghitung induksi parasit melalui:

L=5.08h[1n(4h/d)+1] di mana L merujuk kepada induktan laluan, h ialah panjang laluan, dan d ialah diameter lubang tengah. Ia boleh dilihat dari formula bahawa diameter melalui mempunyai pengaruh kecil pada induktan, dan panjang melalui mempunyai pengaruh terbesar pada induktan. Masih menggunakan contoh di atas, induktan melalui boleh dihitung sebagai:

L-5.08x0.050[1n(4x0.050/0.010)+1]=1.015nH. Jika masa naik isyarat ialah 1ns, maka impedance sama dengannya ialah: XL=Ï-L/T10-90=3.19Ω. impedance seperti ini tidak boleh lagi diabaikan apabila arus frekuensi tinggi berlalu. Perhatian istimewa patut diberikan kepada fakta bahawa kapasitor bypass perlu melewati dua vias apabila menyambung pesawat kuasa dan pesawat tanah, Sehingga induksi parasit dari botol akan meningkat secara eksponensial.

2. Melalui desain dalam PCB kelajuan tinggi

Melalui analisis atas ciri-ciri parasit vias, kita boleh melihat bahawa dalam rekaan PCB kelajuan tinggi, kelihatannya vias sederhana sering membawa kesan negatif besar kepada rekaan sirkuit. Untuk mengurangi kesan negatif yang disebabkan oleh kesan parasit vias, perkara berikut boleh dilakukan dalam rancangan:

1. Mengingat kualiti kosong dan isyarat, pilih saiz yang masuk akal melalui saiz. Contohnya, untuk rancangan modul memori PCB 6-10 lapisan, lebih baik menggunakan kunci 10/20Mil (drilled/pad). Untuk beberapa papan besar-densiti saiz kecil, anda juga boleh cuba menggunakan 8/18Mil. lubang. Dalam keadaan teknikal semasa, ia sukar untuk menggunakan vias yang lebih kecil. Untuk kuasa atau butang tanah, anda boleh mempertimbangkan menggunakan saiz yang lebih besar untuk mengurangkan impedance.

2. Dua formula yang dibincangkan di atas boleh dikatakan bahawa penggunaan PCB yang lebih tipis adalah bermanfaat untuk mengurangi dua parameter parasit melalui.

3. Jejak isyarat pada papan PCB tidak patut diubah sebanyak yang mungkin, iaitu, cuba untuk tidak menggunakan kunci yang tidak diperlukan.

4. Kekuatan dan pins tanah perlu dibuang dekat. Semakin pendek petunjuk antara laluan dan pin, semakin baik, kerana mereka akan meningkatkan induktan. Pada masa yang sama, kuasa dan tanah memimpin seharusnya sebisak mungkin untuk mengurangi impedance.

5. Letakkan beberapa kunci mendarat dekat kunci pemindahan lapisan isyarat untuk menyediakan loop terdekat untuk isyarat. Ia bahkan mungkin untuk meletakkan sejumlah besar lagi vial tanah pada papan sirkuit cetak. Tentu saja, rancangan perlu fleksibel. Model yang dibincangkan lebih awal adalah kes di mana ada pads pada setiap lapisan, dan kadang-kadang, pads beberapa lapisan boleh dikurangkan atau bahkan dibuang. Terutama dalam kes ketepatan vias yang sangat tinggi, ia mungkin menyebabkan bentuk slot yang memisahkan loop dalam lapisan tembaga. Untuk menyelesaikan masalah ini, selain bergerak kedudukan melalui, anda juga boleh pertimbangkan meletakkan melalui pada lapisan tembaga. Saiz pad dikurangkan.