Teknik PCB - Kaedah tambahan dan tolak dalam proses penghasilan PCB

Dengan muncul teknologi setengah-aditif baru pada papan sirkuit cetak (PCB), lebar jejak boleh dikurangi dengan setengah kepada 1.25 juta. Oleh itu, ketepatan kumpulan sirkuit boleh dimaksimumkan. Menurut laporan di laman web EETimes, kemajuan terus menerus semasa sirkuit terintegrasi telah bergerak dari proses litografi IC semikonduktor (Litografi) ke proses PCB di masa lalu.

Pada masa ini, proses PCB yang paling biasa digunakan dalam industri PCB, toleransi minimum bagi lebar desain kabel boleh berada dalam 0.5 juta. Analis menunjukkan bahawa bagi orang yang mempunyai lebar desain wayar lebih dari 3 mil dan kadar pinggir isyarat relatif rendah, walaupun nilai perubahan 0.5 mil tidak jelas, ia mempunyai kesan yang signifikan pada kawalan impedance desain wayar yang lebih tipis.

Pertama, proses penghasilan PCB pada dasarnya menutupi satu atau kedua-dua sisi dengan bahan substrat yang mengandungi tembaga, yang adalah yang disebut inti. Setiap pembuat PCB menggunakan bahan substrat tembaga yang berbeza dan tebal pada substrat, jadi pengisihan dan ciri-ciri mekanikal juga berbeza.

Kemudian, selepas menekan foil tembaga dan bahan substrat untuk membentuk substrat, substrat ditutup dengan ejen anti-korrosion sebelum terdedah,

dan kemudian ejen anti-korrosion yang tidak terdedah dan tembaga dicetak dalam bilik mandi asam untuk membentuk rancangan wayar. Tujuan pendekatan ini adalah untuk membenarkan desain kawat untuk membentuk bahagian segiempat, tetapi semasa proses mandi asid, bukan sahaja tembaga menegak akan erosi, tetapi juga sebahagian dinding desain kawat menegak akan meletup.

Kaedah tolak di bawah kawalan ketat boleh membuat rancangan wayar membentuk salib trapezoidal hampir 25 hingga 45 darjah. Bagaimanapun, jika ia tidak dikawal dengan betul, ia akan menyebabkan separuh atas rancangan kawat terlalu dicetak, yang menyebabkan bahagian atas yang sempit dan dasar tebal. . Jika tinggi rancangan kabel dicetak dibandingkan dengan kedalaman dicetak separuh atas rancangan kabel, faktor dicetak yang disebut akan dicapai. Semakin besar nilai, semakin segiempat bahagian desain kabel.

Apabila rancangan kabel boleh segiempat, ia bermakna bahawa impedance (Impedance) lebih mudah dijangka, dan ia boleh diulang hampir menegak, yang bermakna bahawa ketepatan kumpulan sirkuit boleh mencapai yang tertinggi. Dari perspektif integriti isyarat, hasil penghasilan PCB juga boleh diperbaiki.

Kaedah yang sama yang boleh mencapai keputusan ini adalah semi-aditif. Substrat kaedah ini dilaminasi dengan foil tembaga dengan tebal 2 atau 3 mikron (μm) lebih tipis, kemudian lubang melalui dibuang dan ditutup tembaga tanpa elektro.

Kemudian, ejen anti-korrosion ditambah dalam julat tertentu untuk eksposisi untuk membentuk desain wayar yang diperlukan. Setelah kawasan yang terkena dikumpulkan, tembaga yang tersisa dikumpulkan. Oleh itu, kaedah ini pada dasarnya adalah bertentangan dengan kaedah tolak. Berbanding dengan prinsip kimia kaedah tolak, desain kabel kaedah aditif sebahagian pada dasarnya menggunakan Photolithography. Oleh itu, lebar rancangan kawat yang dibina oleh yang terakhir lebih sesuai dengan rancangan asal.

Di bawah toleransi yang sangat ketat, lebar rancangan kabelnya boleh menyimpan tahap 1.25 mils dan mempunyai tahap tertentu kawalan impedance. Ia ditemui melalui pengukuran sebenar bahawa perubahan impedance diukur di seluruh papan PCB tidak akan melebihi 0.5 ohm, yang merupakan satu-kelima daripada kaedah tolak.

Analisis menunjukkan bahawa kawalan impedance yang tepat adalah indispensable untuk memenuhi keperluan sistem digital kelajuan tinggi dan aplikasi microwave, yang juga boleh dicapai melalui kaedah aditif sebahagian. Lagipun, ia boleh mencapai ciri-ciri reka kawat hampir menegak, yang boleh maksimumkan ketepatan kumpulan sirkuit.