Pembuatan PCB Ketepatan, PCB Frekuensi Tinggi, PCB Berkelajuan Tinggi, PCB Berbilang Lapisan dan Pemasangan PCB.
Kilang perkhidmatan tersuai PCB & PCBA yang paling boleh dipercayai.
Teknologi PCBA

Teknologi PCBA - Lapan kesilapan dalam rancangan PCB

Teknologi PCBA

Teknologi PCBA - Lapan kesilapan dalam rancangan PCB

Lapan kesilapan dalam rancangan PCB

2021-09-29
View:460
Author:Frank

Kesalahan 1: keperluan rancangan PCB papan ini tidak tinggi, jadi gunakan wayar yang lebih tipis dan kain automatik. Komen pada: Kabel automatik mesti menguasai kawasan PCB yang lebih besar, pada masa yang sama, banyak kali lebih daripada lubang kabel manual, besar dalam produk seri, harga pembuat PCB mengingat faktor selain faktor perniagaan, adalah lebar garis dan bilangan lubang, yang mempengaruhi hasil PCB dan konsumsi nombor bit, kecuali kos penyedia, juga memberikan harga untuk mencari sebab.

Misconception 2: isyarat bas ini ditarik oleh penentang untuk merasa lebih selamat. Komen: isyarat perlu ditarik ke atas dan ke bawah untuk banyak alasan, tetapi tidak semua. Tarik perlawanan untuk menarik dan turun satu isyarat input, semasa berada di bawah beberapa mikroamps, tetapi isyarat memandu, semasa akan mencapai miliamper, sekarang sistem sering adalah data alamat 32-bit, mungkin ada 244/245 selepas isolasi bas dan isyarat lain, ditarik, beberapa watt penggunaan kuasa pada perlawanan.

Kesalahan 3: Bagaimana untuk menangani port I/O yang tidak digunakan ini CPU dan FPGA? Biarkan ia kosong dan bercakap tentang ia kemudian. Komen: Jika port I/O yang tidak digunakan ditangguh, sedikit gangguan dari luar mungkin menjadi isyarat input bagi oscilasi berulang, dan penggunaan kuasa peranti MOS pada dasarnya bergantung pada bilangan penukaran pintu. Jika anda menariknya ke atas, setiap pin juga akan mempunyai mikroamper semasa, jadi cara terbaik adalah untuk menetapkannya ke output (tentu saja, tiada isyarat pemacu lain di luar).

papan pcb

Kesalahan 4: Penggunaan kuasa FGPA adalah proporsional dengan bilangan flip-flops yang digunakan dan bilangan flips, jadi penggunaan kuasa model FPGA yang sama boleh berubah dengan faktor 100 pada masa yang berbeza dalam sirkuit yang berbeza. Mengminimalisikan bilangan flip-flops pada kelajuan tinggi adalah kaedah dasar untuk mengurangkan konsumsi kuasa FPGA.

Kesalahan 5: Penggunaan kuasa cip kecil ini rendah. ABT16244 memakan kurang dari 1 ma tanpa muatan, tetapi indeks ialah bahawa setiap pin boleh memandu muatan 60mA (seperti resistensi yang sepadan dengan puluhan ohm), iaitu, konsumsi kuasa maksimum 60*16=960mA pada muatan penuh. Sudah tentu, ia hanya bahawa arus kuasa begitu kuat bahawa panas jatuh pada muatan.

Terdapat banyak isyarat kawalan dalam ingatan, saya hanya perlu guna isyarat OE dan WE di papan ini, sehingga data akan keluar lebih cepat bila membaca. Komen: Penggunaan kuasa kebanyakan memori akan lebih daripada 100 kali lebih besar bila pemilihan cip berkesan (tidak kira-kira OE dan WE) daripada bila pemilihan cip tidak, jadi CS patut digunakan untuk mengawal cip bila-bila yang mungkin dan lebar denyutan pemilihan cip patut dikurangi sebanyak mungkin jika keperluan lain dipenuhi.

Kesilapan 7: Bagaimana isyarat ini telah terburu-buru? Selama pertandingan baik, komentar boleh dibuang: kecuali beberapa isyarat khusus (seperti 100Base-T, CML), terdapat kelebihan. Selagi isyarat tidak terlalu besar, ia tidak perlu sepadan, dan walaupun sepadan tidak sepadan yang terbaik. Sebagaimana pengendalian output TTL kurang dari 50 ohms, atau 20 ohm, jika dalam perlawanan yang besar seperti itu, arus sangat besar, penggunaan kuasa tidak dapat diterima, dan amplitud isyarat akan terlalu kecil untuk digunakan, katakan isyarat output rata-rata dalam output aras tinggi dan pengendalian output rendah elektrik pada masa biasa tidak sama, juga tidak sepadan dengan tepat. Oleh itu, persamaan TTL, LVDS, 422 dan isyarat lain boleh diterima selama ketinggalan.

Kesalahan 8: Pengurangan konsumsi kuasa adalah masalah karyawan perkakasan, dan perisian tidak mempunyai apa-apa untuk dilakukan. Komen pada: Perkasan hanyalah tahap, tetapi pertunjukan adalah perisian, hampir setiap cip pada akses bas, setiap penukaran isyarat hampir dikawal oleh perisian. Jika perisian boleh mengurangi masa capaian memori luaran (lebih banyak penggunaan pembolehubah daftar, lebih banyak penggunaan CACHE dalaman, dll.), balas tepat masa kepada gangguan (gangguan biasanya adalah tahap rendah efektif dengan perlahan tarik-up) dan tindakan spesifik lain untuk papan spesifik akan membuat kontribusi besar kepada pengurangan konsumsi kuasa.