Berita PCB - Titik buta yang direka litar PCB mesti tahu

Titik buta 1: Penghapusan automatik garis tipis untuk papan dengan keperluan reka rendah

Penghalaan automatik tidak dapat dihindari mengambil kawasan PCB yang lebih besar, dan pada masa yang sama menghasilkan banyak kali bilangan vial daripada penghalaan manual. Dalam batch besar produk, faktor yang penghasil PCB mempertimbangkan untuk pengurangan harga adalah lebar garis dan bilangan vial, selain faktor perniagaan. Mereka berdasarkan itu mempengaruhi hasil PCB dan bilangan konsumsi bit pengeboran, menyimpan biaya penyedia, dan mencari sebab untuk pengurangan harga.

Titik buta 2: Semua isyarat bas ditarik oleh penentang

Ada banyak sebab kenapa isyarat perlu ditarik ke atas dan ke bawah, tetapi tidak semua perlu ditarik. Penolak tarik-naik dan tarik-turun menarik isyarat input sederhana, dan semasa kurang dari puluhan mikroamper, tetapi apabila isyarat dipandu ditarik, semasa akan mencapai aras miliamp. Sistem semasa sering mempunyai 32 bit data alamat masing-masing, dan mungkin jika bas tersingkir 244/245 dan isyarat lain ditarik, beberapa watt penggunaan kuasa akan dikonsumsi pada resisten ini.

Titik buta 3: Port I/O tidak digunakan CPU dan FPGA meninggalkannya kosong dahulu

Jika port I/O yang tidak digunakan ditinggalkan mengapung, ia mungkin menjadi isyarat input yang berulang-ulang berulang-ulang kerana sedikit gangguan dari dunia luar, dan penggunaan kuasa peranti MOS pada dasarnya bergantung pada bilangan pusingan sirkuit gerbang. Jika ia ditarik ke atas, setiap pin juga akan mempunyai arus mikroampere, jadi cara terbaik adalah untuk menetapkannya sebagai output (tentu saja, tiada isyarat lain dengan memandu boleh disambungkan ke luar)

Titik buta 4: FPGA mempunyai banyak pintu yang tersisa untuk digunakan, sehingga anda boleh bermain ke kandungan hati anda `

Penggunaan kuasa FGPA adalah proporsional dengan bilangan flip-flops yang digunakan dan bilangan flips. Oleh itu, penggunaan kuasa jenis FPGA yang sama dalam sirkuit berbeza dan masa berbeza mungkin berbeza dengan 100 kali. Mengurangkan bilangan flip-flops untuk flip kelajuan tinggi adalah cara asas untuk mengurangkan konsumsi kuasa FPGA.

Titik buta lima: konsumsi kuasa cip kecil sangat rendah, tidak perlu mempertimbangkan

Sukar untuk menentukan penggunaan kuasa cip yang kurang rumit. Ia terutamanya ditentukan oleh semasa pada pin. ABT16244 memakan kurang dari 1 mA tanpa muatan, tetapi penunjuknya adalah bahawa setiap pin boleh dipandu. Muatan 60 miliamper (seperti yang sepadan dengan perlawanan puluhan ohms), iaitu, konsum kuasa maksimum muatan penuh boleh mencapai 60*16=960mA. Sudah tentu, hanya arus bekalan kuasa begitu besar, dan panas jatuh pada muatan.

Titik buta 6: Ingatan mempunyai isyarat kawalan berbilang. Papan hanya perlu menggunakan isyarat OE dan WE, dan pemilihan cip ditanda, sehingga data keluar lebih cepat semasa operasi baca

Konsum kuasa kebanyakan ingatan apabila pemilihan cip adalah sah (tidak kira-kira OE dan WE) akan lebih daripada 100 kali lebih besar daripada apabila pemilihan cip tidak sah, jadi CS patut digunakan untuk mengawal cip sebanyak mungkin, dan sebanyak mungkin apabila keperluan lain dipenuhi. Lebar cip memilih denyut.

Titik buta tujuh: signal overshoot boleh dibuang selama ia sepadan dengan baik

Kecuali beberapa isyarat khusus (seperti 100BASE-T, CML), terdapat overshoots. Selama mereka tidak terlalu besar, mereka tidak perlu dipertambangkan. Walaupun mereka sepadan, mereka tidak perlu sepadan dengan yang terbaik. Contohnya, impedance output TTL kurang dari 50 ohms, dan sekitar 20 ohms. Jika perlawanan yang sepadan besar seperti ini digunakan, semasa akan sangat besar, penggunaan kuasa akan tidak diterima, dan amplitud isyarat akan terlalu kecil untuk digunakan. Selain itu, impedance output isyarat umum apabila mengeluarkan tahap tinggi dan mengeluarkan tahap rendah tidak sama, dan tidak ada cara untuk mencapai padanan lengkap. Oleh itu, persamaan TTL, LVDS, 422 dan isyarat lain boleh diterima selagi overshoot dicapai.

Titik buta 8: Pengurangan konsumsi kuasa adalah kerja karyawan perkakasan, dan tidak ada hubungannya dengan perisian desain PCB

Perkasaan ini hanya pentas, tetapi perisian adalah pelakon. Akses hampir setiap cip di bas dan penukaran setiap isyarat hampir dikawal oleh perisian. Jika perisian boleh mengurangi bilangan akses ke memori luaran, balas pada gangguan dan konflik lain pada masa yang tepat tindakan khusus untuk papan khusus akan membuat kontribusi yang besar untuk mengurangi konsumsi kuasa.