Berita PCB - Pengalaman bentangan perkakasan

Jalur baris jam

1. Tiada kabel jam pada lapisan permukaan atau panjang kabel=<500mil (kabel lapisan permukaan jam kritik=<200mil); Dan pesawat tanah yang lengkap mesti digunakan untuk mengembalikan, dan jambatan itu tidak dibahagikan atau dibahagikan.

2. Tiada kabel lain melalui lapisan TOP bagi oscilator kristal dan kawasan sirkuit pemacu jam; (Ini kadang-kadang sukar untuk memuaskan).

3. Menghindari garis isyarat lain disekitar garis isyarat, dan memenuhi prinsip 3W bila diperlukan (jarak tengah antara dua garis ialah 3 kali lebar garis). Ini biasanya tidak dianggap bila meletakkan baris data atau baris alamat. Dan fokus pada masa.

4. Jika mungkin, lapisan kuasa patut cuba untuk memenuhi prinsip 20h: iaitu, sempadan lapisan kuasa ialah 20 kali ganda tebal plat pengurangan dalaman relatif dengan sempadan tanah.

** Peraturan 20H: Sejak medan elektrik antara lapisan kuasa dan lapisan tanah berubah, gangguan elektromagnetik akan radiasi keluar dari pinggir papan. Ia dipanggil kesan pinggir. Lapisan kuasa boleh ditarik semula sehingga medan elektrik hanya dilakukan dalam lapisan tanah. Mengambil H (tebal medium antara bekalan kuasa dan tanah) sebagai unit, jika pengurangan ialah 20H, 70% medan elektrik boleh ditahan dalam pinggir dasar; jika peningkatan adalah 100H, 98% medan elektrik boleh dikunci.

5. Perkenalkan prinsip 3W antara jam frekuensi berbeza

** Peraturan 3W: Untuk mengurangkan gangguan antara garis, jarak garis patut cukup besar. Apabila jarak tengah garis tidak kurang dari 3 kali lebar garis, 70% medan elektrik boleh disimpan tanpa gangguan bersama, yang dipanggil peraturan 3W. Jika anda mahu mencapai 98% medan elektrik tanpa mengganggu satu sama lain, anda boleh guna peraturan 10W.

6. Apabila lapisan isyarat jam berubah dan pesawat rujukan refluks juga berubah, lubang tanah biasanya ditempatkan di sebelah lapisan baris jam berubah melalui lubang.

7. Jarak antara kawat jam dan antaramuka I/O dan bar pengendali>=1000 mil.

8. Panjang sama garis jam dan kabel lapisan lapisan bersebelahan adalah <=1000 mil.

9. Struktur jam berbilang-muatan sepatutnya berbentuk bintang sebanyak mungkin. Dalam pelaksanaan sebenar, kaedah bifurkasi panjang sama biasanya digunakan bila berjalan ke tengah titik muatan berbilang.

10. Dalam kawat SDRAM, perbezaan antara panjang SDCLK dan DATA adalah <=800mil.

11. Kelajuan penghantaran biasa garis strip (wayar lapisan tengah) adalah 180ps/inci, dan garis microstrip (wayar permukaan) adalah 140ps/inci.

Keperlukan kabel antaramuka:

1. Peraturan kabel berbeza: selari dan sama jauh, lapisan yang sama, panjang yang sama.

2. Panjang rangkaian antara pengubah antaramuka dan sambungan antaramuka kurang dari 1000mil.

3. Tambah tindakan pengangkutan ke baris reset sepanjang segmen.

4. Kabel litar antaramuka patut mengikut prinsip perlindungan pertama dan penapisan kemudian.

5. Komponen isolasi utama dan sekunder seperti pengubah antaramuka dan optokoupler terpisah antara satu sama lain, dan tiada laluan sambungan seperti pesawat bersebelahan, dan lebar izolasi ke pesawat rujukan yang sepadan adalah lebih dari 100 juta.

Stacking papan:

1. Lapisan sebelah lapisan komponen adalah lapisan tanah, yang menyediakan lapisan perisai peranti dan lapisan rujukan untuk lapisan kawat lapisan-tetap.

2. Semua lapisan isyarat hampir mungkin ke pesawat tanah.

3. Cuba untuk mengelakkan 2 lapisan isyarat secara langsung bersebelahan satu sama lain.

4. bekalan kuasa utama hampir mungkin dengannya.

5. Pertimbangkan simetri struktur laminasi.

Titik perhatian kawat lain:

1. Persekitaran EMC antara lapisan kuasa dan lapisan tanah adalah lemah, jadi jangan letakkan isyarat yang sensitif kepada gangguan.

Kabel isyarat mesti tiada sudut kanan.

3. Jalan kabel yang paling dekat dengan pesawat yang mungkin, dan menghindari segmen salib. Jika diperlukan untuk menyeberangi segmen atau tidak boleh dekat dengan pesawat tanah kuasa, keadaan ini hanya dibenarkan untuk wujud dalam garis isyarat kelajuan rendah.

Soalan mengenai kemahiran desain PCB

1. Dalam ujian EMC, ia ditemukan bahawa harmonik isyarat jam melebihi piawai sangat serius, tetapi kondensator penyahpautan disambung dengan pin bekalan kuasa. Aspekt apa yang perlu diperhatikan dalam rancangan PCB untuk menekan radiasi elektromagnetik?

Tiga elemen EMC adalah sumber radiasi, laluan transmisi dan mangsa. Laluan penyebaran dibahagikan menjadi penyebaran radiasi angkasa dan kondukti kabel. Jadi untuk menekan harmonik, terlebih dahulu melihat cara ia menyebar. Penghapusan bekalan kuasa adalah untuk menyelesaikan penyebaran mod kondukti. Selain itu, persamaan dan perisai yang diperlukan juga diperlukan.

2. Untuk kumpulan bas (alamat, data, arahan) untuk memandu peranti berbilang (sehingga 4, 5) (FLASH, SDRAM, periferi lain...), kaedah yang digunakan bila kabel PCB?

Kesan topologi kabel pada integriti isyarat terutamanya terkesan dalam masa tiba isyarat yang tidak konsisten pada setiap nod, dan isyarat yang terkesan juga tiba pada nod tertentu pada masa yang sama, yang menyebabkan kualiti isyarat berkurang. Secara umum, dalam topologi bintang, and a boleh mengawal beberapa bahagian panjang yang sama untuk membuat penghantaran isyarat dan refleksi lambat konsisten untuk mencapai kualiti isyarat yang lebih baik.

Sebelum menggunakan topologi, perlu mempertimbangkan situasi nod topologi isyarat, prinsip kerja sebenar dan kesulitan kabel. Penimbal berbeza mempunyai kesan yang tidak konsisten pada refleksi isyarat, jadi topologi bintang tidak dapat menyelesaikan lambat bas alamat data yang menyambung ke flash dan sdram, dan oleh itu tidak dapat memastikan kualiti isyarat; pada sisi lain, isyarat kelajuan tinggi secara umum Untuk komunikasi antara dsp dan sdram, kelajuan muatan flash tidak tinggi, jadi dalam simulasi kelajuan tinggi, hanya perlu memastikan bentuk gelombang pada nod di mana isyarat kelajuan tinggi sebenar berfungsi dengan efektif, tanpa memperhatikan bentuk gelombang pada flash; topologi bintang dibandingkan dengan rantai daisy dan topologi lain. Dengan kata lain, kawat lebih sukar, terutama apabila nombor besar isyarat alamat data menggunakan topologi bintang.

3. Dalam rancangan PCB, wayar tanah biasanya dibahagi menjadi tanah perlindungan dan tanah isyarat; tanah kuasa dibahagi ke tanah digital dan tanah analog. Mengapa kawat tanah perlu dibahagi?

Tujuan untuk membahagi tanah adalah terutama untuk pertimbangan EMC, dan ia bimbang bahawa bunyi di bahagian digital bekalan kuasa dan tanah akan mengganggu isyarat lain, terutama isyarat analog melalui laluan kondukti. Adapun pembahagian isyarat dan tanah perlindungan, ia adalah kerana pertimbangan pembuangan statik ESD dalam EMC adalah sama dengan peranan tongkat kilat mendarat dalam kehidupan kita. Tidak peduli bagaimana anda membahaginya, hanya ada satu tanah pada akhirnya. Ia hanya bahawa kaedah emisi bunyi berbeza.

4. Adakah perlu menambah perisai wayar tanah pada kedua-dua sisi apabila membuat jam?

Sama ada hendak menambah wayar tanah yang dilindungi atau tidak bergantung pada situasi crosstalk/EMI di papan, dan jika wayar tanah yang dilindungi tidak dikendalikan dengan baik, ia mungkin membuat situasi lebih teruk.

5. Bagaimana untuk menetapkan lapisan papan 4 lapisan dengan PCB kuasa?

Anda boleh tetapkan definisi lapisan ke

1:tiada komponen pesawat+(laluan atas)

2: pesawat kamera atau bahagian/campuran (GND)

3:pesawat kamera atau bahagian/campuran (kuasa)

4: tiada plane+component (jika komponen sisi tunggal boleh ditakrif sebagai tiada plane+route)

Peraturan desain dan bentangan prinsip SDRAM

Berbanding dengan litar antaramuka SDRAM tradisional. Sirkuit SDARM terdaftar mempunyai keterangan desain relatif longgar pada parameter elektrik sirkuit, dan pada dasarnya tidak perlu mempertimbangkan kemampuan memandu cip kawalan utama semasa desain; tetapi kerana SDRAM terdaftar juga litar antaramuka kelajuan lebih tinggi, rancangan litarnya juga patut mengikut peraturan tertentu untuk memastikan rancangan kepercayaan dan kestabilan litar.

(1) Peraturan reka prinsip

1. Kondensator penyesuaian fasa direka pada hujung input jam setiap cip, dan nilai kapasitasi boleh ditetapkan ke 10pF, yang boleh disesuaikan mengikut data diukur.

2. Pada titik data setiap cip SDRAM, reka serye-sambung resisten yang sepadan secara sesuai. Nilai perlawanan yang sepadan boleh ditetapkan ke l0 Ω.

3. Jam kunci setiap cip kunci mengadopsi jam output berbeza bagi sirkuit pengembangan jam.

4. Jam input setiap cip SDRAM mengadopsi jam output berbeza bagi sirkuit pengembangan jam.

5. Pin output jam cip pengembangan jam direka untuk menyambungkan resistor yang sepadan dalam siri. Nilai perlawanan yang sepadan boleh ditetapkan ke l0 Ω.

6. Terminal output cip kunci dicipta untuk disambung dalam siri dengan perlawanan yang sepadan. Nilai lawan yang sepadan boleh ditetapkan ke lO Ω.

(2) Peraturan kabel

1. Baris data SDRAM: Kawalan isyarat data dari MPC824l ke cip SDRAM yang sama perlu dikawal dengan panjang yang sama, dan ralat panjang dikawal dalam ±5%.

2. Alamat/baris kawalan SDRAM: kunci cip ke SDRAM yang sama

Jalur isyarat alamat/kawalan cip perlu dikawal dengan panjang yang sama, dan ralat panjang dikawal dalam ±5%.

3. Output jam kunci 2 arah dari sirkuit pengembangan jam ke cip kunci, dan kawalannya perlu dikawal dengan panjang yang sama, dan ralat panjang dikawal dalam ±l.27mm.

4. Output jam 4 saluran dari sirkuit pengembangan jam ke cip SDRAM memerlukan kawalan panjang yang sama, dan ralat panjang dikawal dalam ±l.27 mm.

5. Panjang isyarat alamat/kawalan dari cip kunci ke cip SDRAM pada dasarnya sama dengan panjang jejak jam dari sirkuit pengembangan jam ke cip SDRAM yang sepadan, dan ralat panjang dikawal dalam ±5%.

6. Panjang jejak balik sirkuit sambungan jam pada dasarnya panjang jejak rata- rata sirkuit sambungan jam ke cip SDRAM, dan ralat panjang dikawal dalam ±10%.

7. Panjang garis data, garis alamat, garis kawalan dan garis jam diantara cip MPC824l dan SDRAM pada dasarnya adalah panjang yang sama, dan ralat panjang dikawal dalam ±10%.

(3) Peraturan bentangan

1. Semua kondensator penyesuaian fasa ditempatkan dekat akhir penerimaan.

2. Semua serangkaian jam yang sepadan dengan penentang ditempatkan dekat dengan pemancar.

3. Keperlawanan berantai bagi pin data cip SDRAM dekat dengan cip SDRAM.

4. Keperlawanan berantai yang sepadan bagi terminal output cip kunci ditempatkan dekat dengan terminal output.

(4) Peraturan reka lain

1. Setiap kabel mesti dikawal oleh impedance, iaitu, kabel satu-akhir dikawal oleh impedance 50Ω.

2. Pin bekalan kuasa cip mesti dilengkapi dengan kondensator penyahpautan, nilai kondensasi boleh menjadi 0.1μF. Pada dasarnya, setiap pin kuasa mesti dirancang dengan kondensator penyahpautan dan ditempatkan sebanyak mungkin dengan pin kuasa.

3. Lapisan kuasa dan stratum lengkap, sekurang-kurangnya stratum lengkap perlu dijamin.

4. isyarat jam pergi ke lapisan dalaman sebanyak yang mungkin untuk mengurangi EMI.

(5) Nyahpepijat rancangan PCB

Sirkuit perkakasan yang direka mengikut peraturan di atas biasanya hanya perlu menyesuaikan nilai kapasitor penyesuaian fasa sedikit untuk mencapai operasi stabil di bawah jam SDRAM 100 MHz. Julat nilai kapasitor penyesuaian fasa adalah umumnya 5~15pF. Jika margin parameter masa cukup, kondensator penyesuaian fasa mungkin tidak diseweldi

Yang di atas ialah perkenalan pengalaman bentangan perkakasan, Ipcb juga menyediakan penghasil PCB dan teknologi penghasilan PCB