Berita PCB - Pengkongsian pengalaman rancangan PCB ahli perkakasan

Pertama: Penyelamatan biaya Nilai tahan 20% penentang ketepatan hanya 1, 1.5, 2.2, 3.3, 4.7, 6.8 (termasuk gandaan integer 10); Sama seperti, kondensator ketepatan 20% hanya mempunyai nilai di atas. Jika anda memilih jenis lain Nilai mesti menggunakan ketepatan yang lebih tinggi, dan biaya akan digandakan beberapa kali, tetapi ia tidak akan membawa sebarang manfaat. Fenomen 2: Warna apa yang penunjuk cahaya pada panel pilih? Saya rasa biru lebih istimewa, jadi pilih ia. Comment Kedewasa teknologi dan kestabilan bekalan kedua-dua yang lemah, tetapi harga adalah empat atau lima kali lebih mahal. Pada masa ini, cahaya penunjuk biru hanya digunakan pada kadang-kadang yang tidak boleh diganti dengan warna lain, seperti paparan isyarat video Wait.Phenomenon 3: Titik logik ini juga boleh dibina dengan sirkuit gerbang 74XX, tetapi ia terlalu bumi, jadi gunakan CPLD, yang kelihatan lebih tinggi-endComment: sirkuit gerbang 74XX hanya beberapa sen, dan CPLD sekurang-kurangnya puluhan dolar, (GAL/PAL hanya beberapa dolar, tetapi syarikat tidak menyarankannya). Belum lagi peningkatan biaya dengan N kali, ia juga menambah beberapa kali kerja kepada produksi dan dokumentasi. Fenomen 4: Keperluan sistem kita begitu tinggi, termasuk MEM, CPU, FPGA dan semua cip mesti memilih yang paling cepat Comment: Tidak setiap bahagian sistem kelajuan tinggi berfungsi dengan kelajuan tinggi, dan setiap kali kelajuan peranti meningkat dengan satu aras, harga hampir ganda, dan ia juga membawa kesan negatif besar kepada masalah integriti isyarat. Fenomen 5: Keperlukan rancangan PCB papan ini tidak tinggi, hanya gunakan wayar yang lebih tipis dan mengatur secara automatik. Comment Dalam sejumlah besar produk, faktor yang penghasil PCB mempertimbangkan untuk mengurangi harga adalah lebar garis dan melebihi, selain faktor perniagaan. Bilangan lubang, yang berdasarkan itu mempengaruhi hasil PCB dan bilangan konsumsi bit pengeboran, menyimpan biaya penyedia, dan mencari sebab untuk pengurangan harga. Fenomen 6: Selama program stabil, kod lebih panjang, dan efisiensi lebih rendah bukanlah kunci. Comment: Kelajuan CPU dan ruang ingatan semua dibeli dengan wang. Jika and a menghabiskan beberapa hari lagi untuk meningkatkan efisiensi program semasa menulis kod, maka simpanan kos daripada mengurangkan frekuensi CPU dan mengurangkan kapasitas memori pasti berguna. Ralat CPLD/FPGA sama. Kedua: desain kuasa rendah Phenomenon 1: sistem kita berkuasa dengan 220V, jadi kita tidak perlu peduli tentang penggunaan kuasa. Komen: Rancangan kuasa rendah bukan sahaja untuk simpan kuasa, lebih keuntungan ialah ia mengurangkan kos modul bekalan kuasa dan sistem pendinginan, dan mengurangkan gangguan radiasi elektromagnetik dan bunyi panas disebabkan mengurangkan semasa. Semasa suhu peralatan menurun, kehidupan peralatan diperluaskan secara sepadan (suhu operasi peralatan setengah konduktor meningkat dengan 10 darjah, dan kehidupan dikurangi dengan setengah)Fenomen 2: Sinyal bas ini semua ditarik oleh penentang, jadi saya merasa lebih lega: Ada banyak sebab kenapa isyarat perlu ditarik ke atas dan ke bawah, Tapi tidak semua perlu ditarik. Penolak tarik-naik dan tarik-turun menarik isyarat input sederhana, dan semasa kurang dari puluhan mikroamper, tetapi apabila isyarat dipandu ditarik, semasa akan mencapai aras miliamp. Sistem semasa sering mempunyai 32 bit data alamat masing-masing, dan mungkin ada Jika bas tersingkir 244/245 dan isyarat lain ditarik, beberapa watt penggunaan kuasa akan dikonsumsi pada resisten ini (jangan guna konsep 80 sen per kilowatt-jam untuk merawat beberapa watt penggunaan kuasa ini).Fenomen 3: Bagaimana untuk menangani port I/O yang tidak digunakan CPU dan FPGA? Biarkan ia kosong dahulu, saya akan bercakap tentang ia kemudian. Comment Jika ia ditarik ke atas, setiap pin juga akan mempunyai arus mikroampere, jadi cara terbaik adalah untuk menetapkannya sebagai output (tentu saja, tiada isyarat lain dengan memandu boleh disambungkan ke luar)Fenomen 4: Tersisa begitu banyak pintu di FPGA ini untuk digunakan, Comment: Penggunaan kuasa FGPA adalah secara langsung proporsional dengan bilangan flip-flops yang digunakan dan bilangan flips. Oleh itu, penggunaan kuasa jenis FPGA yang sama dalam sirkuit berbeza dan masa berbeza mungkin berbeza dengan 100 kali. Mengurangkan bilangan flip-flops untuk flip kelajuan tinggi adalah cara asas untuk mengurangkan konsumsi kuasa FPGA. Fenomen 5: Penggunaan kuasa cip kecil ini sangat rendah, jadi tidak perlu dipertimbangkanComment Ia terutamanya ditentukan oleh semasa pada pin. ABT16244 memakan kurang dari 1 mA tanpa muatan, tetapi penunjuknya adalah setiap pin. Ia boleh memandu muatan 60 mA (seperti sepadan dengan perlawanan puluhan ohms), iaitu, konsumsi kuasa maksimum muatan penuh boleh mencapai 60*16=960mA. Sudah tentu, hanya arus bekalan kuasa begitu besar, dan panas jatuh pada muatan. Fenomen 6: Ingatan mempunyai banyak tanda kawalan