Substrat IC - SRAM- Keperluan untuk Pengepasan Aras-Pelayar & Chip

Untuk mengurangi jejak kaki, dan oleh itu ruang papan keseluruhan, pengendali mikro bergerak ke nod proses yang lebih kecil setiap generasi lain. Pada masa yang sama, mereka berkembang untuk melakukan operasi yang lebih kompleks dan berkuasa. Sementara operasi menjadi lebih kompleks, ada keperluan mendesak untuk meningkatkan penyimpanan. Malangnya, dengan setiap nod proses baru, menambah cache terbenam (SRAM terbenam) menjadi menantang untuk beberapa alasan, termasuk SER yang lebih tinggi, hasil lebih rendah, dan konsumsi kuasa yang lebih tinggi. Pelanggan juga mempunyai keperluan SRAM sendiri. Untuk pembuat MCU untuk menyediakan semua saiz cache yang mungkin akan memerlukan mereka mempunyai portfolio produk yang terlalu besar untuk mengelola. @ info Ini telah memandu kebutuhan untuk hadapi SRAM terbenam pada inti pengawal dan untuk menyimpannya melalui SRAM luaran. Namun, kerana SRAM luaran mengambil jumlah besar ruang papan PCB, menggunakan SRAM luaran menghadapi cabaran miniaturisasi. Kerana arkitektur enam-transistor, mengurangi saiz SRAM luaran dengan mengikut SRAM luaran ke nod proses yang lebih kecil akan memperkenalkan masalah yang sama yang telah menimpa SRAM terkandung yang dipilih. Ini membawa kita ke alternatif seterusnya untuk masalah tua ini: mengurangkan nisbah pakej cip kepada saiz cip dalam SRAM luaran. Secara biasa, cip SRAM berkemas banyak kali saiz cip kosong (sehingga 10 kali). Solusi umum untuk masalah ini adalah untuk tidak menggunakan cip SRAM terkumpul sama sekali. Ia masuk akal untuk mengambil cip SRAM (saiz 1/10) dan kemudian pakej dengan cip MCU menggunakan pakej berbilang-cip kompleks (MCP) atau teknologi pakej 3D (juga dikenali sebagai pakej aras sistem SIP). Tetapi pendekatan ini memerlukan pelaburan yang signifikan dan hanya boleh dilakukan untuk penghasil terbesar. Dari sudut pandang rancangan, ini juga mengurangkan fleksibiliti kerana komponen dalam SIP tidak mudah diganti. @ info Contohnya, jika teknologi baru SRAM tersedia, kita tidak boleh mudah menggantikan cip SRAM dalam SIP. Untuk menggantikan mana-mana cip kosong dalam pakej, seluruh SIP mesti disahkan semula. Penyulitan memerlukan reinvesti dan lebih banyak masa. Jadi adakah cara untuk menyimpan ruang papan sementara mengeluarkan SRAM dari MCU tanpa meletakkan MCP dalam masalah? Kembali ke nisbah saiz inti ke cip, kita nampak ruang untuk peningkatan yang signifikan. Mengapa kau tidak memeriksa jika ada pakej yang sesuai dengan mold? Dengan kata lain, jika anda tidak boleh membuka pakej, sila kurangkan skala saiz. Pada masa ini pendekatan yang paling lanjut adalah untuk mengurangkan saiz pakej cip dengan menggunakan WLCSP (pakej aras cip aras wafer). WLCSP merujuk kepada teknologi memotong unit individu dari wafer kepada potongan kecil dan kemudian mengumpulkannya dalam pakej. Peranti adalah pada dasarnya cip kosong dengan titik naik atau corak tata sferik yang tidak memerlukan sebarang garis ikatan atau sambungan lapisan sementara. Bergantung pada spesifikasi, kawasan pakej aras cip adalah sehingga 20% lebih besar daripada kawasan cip. Proses kini telah mencapai tahap inovatif di mana kilang pembuatan boleh menghasilkan komponen CSP tanpa meningkatkan kawasan cip (dengan hanya sedikit meningkatkan tebal untuk muat bump/sfera). Nombor. Wafer - on - chip packaging (WLCSP) menyediakan kaedah paling maju untuk mengurangi saiz pakej kosong - chip. @ info WLCSP yang dipaparkan di sini telah dikembangkan oleh Teknologi DECA dan tidak meningkatkan kawasan cip yang membuatnya. (Kredit: Teknologi DECA/ Semikonduktor Cypress) CSP mempunyai beberapa keuntungan daripada filem tidak ditutup. Peranti CSP lebih mudah untuk diuji, mengendalikan, mengumpulkan, dan tulis semula. @ info Mereka juga mempunyai ciri-ciri konduktiviti panas yang meningkat. Apabila inti dipindahkan ke nod proses yang lebih baru, ia mungkin untuk mengurangi inti semasa menjandarkan saiz CSP. Ini memastikan komponen CSP boleh diganti oleh generasi baru komponen CSP tanpa sebarang komplikasi yang berkaitan dengan mengubah bentuk. Jelas, simpanan ruang ini penting dalam terma permintaan untuk pakaian dan elektronik yang boleh dibawa. Contohnya, BGA-bola 48 yang digunakan dalam memori IC dalam banyak peranti yang boleh dipakai hari ini mempunyai saiz 8mmx6mmx1mm (48mm3). . Dengan perbandingan, bahagian yang sama dalam pakej CSP ukuran 3.7mmx3.8mmx0.5mm (7mm3). @ label Dengan kata lain, anda boleh mengurangi volum dengan 85%. Simpanan ini boleh digunakan untuk mengurangi kawasan PCB dan kelebihan bagi peranti yang boleh dibawa. @ info Sebagai hasilnya, permintaan untuk peranti berdasarkan WLCSP dari pembuat perkara yang boleh dipakai dan Internet of Things (IoT) tidak terbatas kepada SRAM, tetapi terdapat permintaan baru.