정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
1.과공 기생용량
구멍을 통과하는 자체는 땅에 기생용량을 가지고 있다.알려진 구멍의 접지층에 있는 분리 구멍의 지름이 D2, 오버홀 용접판의 지름이 D1, PCB 보드의 두께가 T, 보드 기판의 개전 상수가 Isla µ이면 오버홀의 기생 용량은 다음과 비슷합니다.
C=1.41 섬 TD1/(D2-D1)
과공 기생 용량이 회로에 미치는 주요 영향은 신호의 상승 시간을 연장하고 회로의 속도를 낮추는 것이다.예를 들어, 두께가 50Mil인 PCB의 경우 내부 지름이 10Mil, 용접판 지름이 20Mil인 오버홀을 사용하고 용접판과 접지 구리 영역 사이의 거리가 32Mil이면 위의 공식을 사용하여 오버홀과 비슷할 수 있습니다. 기생용량은 C= 1.41x4.4x0.050x0.020/(0.032-0.020) = 0.517pF,이 부분의 용량으로 인한 상승 시간 변화는 T10-90=2.2C(Z0/2) = 2.2x0.517x(55/2) = 31.28ps이다. 이 값을 보면 단일 구멍이 뚫린 기생 용량으로 인한 하강 지연의 영향은 뚜렷하지 않지만 흔적선에서 구멍을 여러 번 사용하여 층간을 전환한다면 설계자는 여전히 자세히 고려해야 한다.
둘째, 구멍을 통과하는 기생 감지
이와 유사하게 기생용량과 과공이 존재한다.고속 디지털 회로의 설계에서, 구멍을 통과하는 기생 전기 감각으로 인한 손상은 왕왕 기생 용량의 영향보다 크다.그 기생 직렬 전감은 바이패스 콘덴서의 기여를 약화시키고 전체 전력 시스템의 필터 효과를 약화시킨다.우리는 다음과 같은 공식으로 구멍의 기생 전감을 간단하게 계산할 수 있다.
L = 5.08h [ln (4h/d) + 1]. 여기서 L은 구멍을 통과하는 감각이고 h는 구멍을 통과하는 길이이며 d는 중심 구멍의 직경이다.공식에서 볼 수 있듯이 구멍을 통과하는 지름은 전감에 대한 영향이 비교적 적지만 구멍을 통과하는 길이는 전감에 대한 영향력이 가장 크다.위의 예에서 볼 수 있듯이, 구멍을 통과하는 감응은 L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH로 계산할 수 있습니다. 신호의 상승 시간이 1ns이면 해당 임피던스는 XL=ÍL/T10-90=3.19입니다. 이 임피던스는 고주파 전류가 통과할 때 더 이상 무시되지 않습니다.특히 전원 평면과 접지 평면을 연결할 때 바이패스 콘덴서가 두 개의 구멍을 통과해야 구멍을 통과하는 기생 전기 감각이 기하급수적으로 증가한다는 점에 유의해야 한다.
3. 고속 PCB의 오버홀 설계
이상의 과공 기생 특성에 대한 분석을 통해, 우리는 고속 PCB 설계에서 간단해 보이는 과공이 종종 회로 설계에 큰 부정적인 영향을 미친다는 것을 알 수 있다.구멍을 통과하는 기생 효과로 인한 불이익을 줄이기 위해 설계에서 다음 작업을 수행할 수 있습니다.
1. 원가와 신호 품질을 고려하여 사이즈를 통해 합리적인 사이즈를 선택한다.(예: 계층 6-10)
메모리 모듈 PCB 설계의 경우 10/20Mil(드릴/용접 디스크)을 사용하여 구멍을 통과하는 것이 좋습니다.밀도가 높은 작은 판의 경우 8/18Mil을 사용하여 구멍을 뚫어 볼 수도 있습니다.현재 기술 조건에서는 작은 오버홀을 사용하기가 어렵습니다.전원 공급 장치나 접지 구멍의 경우 임피던스를 줄이기 위해 더 큰 크기를 사용하는 것이 좋습니다.
2. 위에서 논의한 두 공식은 더 얇은 PCB를 사용하면 구멍을 통과하는 두 기생 매개변수를 줄이는 데 도움이 된다는 결론을 내릴 수 있다
3.가능한 한 PCB 보드의 신호 흔적선의 층수를 변경하지 마십시오.즉, 불필요한 오버홀을 사용하지 마십시오.
4.전원과 접지의 핀은 근처에 구멍을 뚫어야 한다.구멍과 핀 사이의 핀은 가능한 한 짧아야 한다.왜냐하면 그들은
전기 감각을 증가시키다.또한 전원 공급 장치와 접지 지시선은 가능한 한 두꺼워 임피던스를 줄여야 합니다.
5. 신호층의 통공 부근에 접지의 통공을 배치하여 신호에 가장 가까운 순환 도로를 제공한다.심지어 PCB 보드에 대량의 이중 접지 구멍을 배치할 수도 있다.물론 디자인은 유연해야 합니다.앞서 설명한 오버홀 모델은 각 레이어에 용접 디스크가 있는 경우입니다.때때로 우리는 일부 층의 패드를 줄이거나 심지어 제거할 수 있다.특히 구멍을 통과하는 밀도가 매우 높을 경우 구리 레이어에 분리 루프가 형성되는 끊어진 노치가 발생할 수 있습니다.이 문제를 해결하기 위해 구멍의 위치를 이동하는 것 외에도 구멍을 구리 레이어에 배치하는 것을 고려할 수 있습니다.용접 디스크 크기가 줄어듭니다.
문제: WORD 파일에서 복사된 기호가 PROTEL에 제대로 표시되지 않는 이유는 무엇입니까?
응답: SCH 환경입니까 아니면 PCB 환경입니까?일부 특수 문자는 PCB 환경에 표시할 수 없습니다. 이 문자들은 당시 보존되어 있었기 때문입니다.
질문: 네트워크 이름이 포트 이름과 동일한데 PCB에 연결할 수 있습니까?
A: 예, PROTEL은 다양한 방법으로 네트워크를 생성할 수 있습니다.계층 맵에서 포트를 사용할 때 각 회로 맵은 동일한 NET 이름을 사용할 수 있으며 네트워크 이름이 같기 때문에 연결되지 않습니다.하지만 전역적이므로 전원 포트를 사용하지 마십시오.
질문: PROTEL99SE에서 PADS 파일을 가져올 때 왜 용접 디스크 속성이 변경되었습니까?
푸: 이것은 주로 두 소프트웨어와 각 버전 간의 차이로 인해 일반적으로 수동으로 조정됩니다.
질문: 양대하: 왜 소프트웨어를 통해 전원 논리 원리도를 Protel로 변환한 후 Protel의 속성을 수정할 수 없습니다.수정하면 비현실적입니까 아니면 완전히 표시되는 속성입니까?정말 감사합니다.
복잡: 모두 표시된 경우 전역 편집이 가능하며 필요한 부품만 표시됩니다.
질문: 구리를 깔는 원리는 무엇입니까?
종합체: 구리는 일반적으로 안전거리의 2배 이상에 부설해야 한다.이것은 LAYOUT의 일반 지식입니다."d： W4 k:b#W*G5 i）E
질문: Potel DXP의 자동 레이아웃이 개선되었습니까?패키지를 가져올 때 맵의 레이아웃에 따라 자동으로 정렬할 수 있습니까? #b“_1 n3 q7 J-V（Q8 N：w
회신: PCB 레이아웃과 원리도 레이아웃이 반드시 내재적으로 관련되어 있는 것은 아닙니다.따라서 Potel DXP는 자동으로 배치될 때 원리도 배치에 따라 자동으로 배치되지 않습니다.(하위 다이어그램에 기반한 컴포넌트 클래스는 PCB 레이아웃을 다이어그램에 따라 연결하는 데 도움이 됩니다.)
질문: 신호 무결성 분석 데이터를 어디에서 구입할 수 있습니까?
회신: Protel 소프트웨어에는 상세한 신호 무결성 분석 매뉴얼이 포함되어 있습니다.
질문: 왜 구리를 깔았습니까?이 서류는 얼마나 큽니까?방법이 있나요?
복잡성: 구리 도금 데이터의 수량은 이해할 수 있습니다.그러나 너무 크면 설정이 비과학적일 수 있습니다.
0 B'f%H%`6시간
Q: 원리도의 도형 기호를 축척할 수 있는 방법이 있습니까?
답장: 없습니다.
문제: PROTEL 시뮬레이션은 원리 시연에 사용할 수 있으며 자세한 모델이 있으면 좋은 결과를 얻을 수 있습니다.
복잡성: PROTEL 시뮬레이션은 Spice 모델과 완벽하게 호환됩니다.Free Spice 모델은 장비 제조업체에서 시뮬레이션을 위해 사용할 수 있습니다.PROTEL은 또한 효과적인 모델을 만들 수있는 전문 시뮬레이션 지식을 갖춘 모델링 방법을 제공합니다.
Q: 중국화 후 많은 것이 부족한 것 같다면 99SE에 한자를 추가하는 방법!3-28 14: 17: 0 하지만 많은 기능이 부족합니다!
푸: 아마 중국어 버전이 틀렸을 거예요.
질문: 구멍이 2 * 4MM이고 외경이 6MM인 패드는 어떻게 만듭니까?
복잡성: 메커니즘 레이어에 사각형 구멍의 크기를 표시합니다.판재 제조업체와 구체적인 요구를 소통하다.
문제: 전원 공급 장치와 접지를 내부 계층에 연결하는 방법은 알고 있습니다.네트워크 테이블 없음, 네트워크 테이블이 있으면 문제 없음 4X * ^!S.c/{
복잡성: from 과 클래스 간 네트워크 연결 생성
Q: 99se에서 타원형 패드를 만드는 방법에 대해 묻고 싶습니다.연속 용접판을 배치하는 방법은 바람직하지 않으며 회로 기판 제조업체도 기뻐하지 않습니다.다음 버전에서 이 설정 항목을 추가할 수 있습니까?
복잡성: 라이브러리 위젯을 구성할 때 비용접판 픽셀을 사용하여 필요한 용접판 모양을 만들 수 있습니다.PCB 설계 프로세스에서 동일한 네트워크 속성을 갖게 합니다.Protel을 제안할 수 있습니다.
문제: 이전 원리 라이브러리 및 PCB 라이브러리를 무료로 얻는 방법
답장: 그런 다음 WWW.PROTEL.COM에서 다운로드할 수 있습니다.
물음: 나는 방금 어떻게 동판에 동판이 아니라 속이 빈 문자를 쓰는가 하는 문제를 언급하였다.전문가들은 먼저 쓴 다음 구리를 도금한 다음 이 글자들이 삭제되었다고 대답했다.그러나, 나는 이 단어들을 삭제 한 후, 이 단어들은 비어 있지 않습니다.,구리로 뒤덮였어. 전문가들이 잘못 알고 있는지 물어봐도 돼. 한번 해볼래?
답장: 단어는 PROTEL99SE에서 제공하는 중국어 배치 방법을 사용하고 어셈블리에서 중국어 (영어) 단어를 삭제해야 합니다 (어셈블리이기 때문에). 보안 간격을 1MIL로 설정한 다음 구리를 부은 다음 구리를 이동합니다.프로그램은 구리를 다시 덮어쓸지 여부를 묻고 아니오로 대답합니다.
문제: 원리도를 그릴 때 심볼의 핀 순서는 무엇입니까?
복잡성: 원리 갤러리를 구축할 때 일련 번호, 반복, 누락 등을 확인할 수 있는 강력한 검사 기능이 있습니다. 패턴 레이아웃 기능을 사용하여 일반 핀을 한 번에 배치할 수도 있습니다.
문제: protel99se6 자동 연결 후, 통합 블록 핀 근처에는 가시, 때로는 삼각형의 연결과 같은 난잡한 연결이 있습니다. 이것은 많은 수동 보정이 필요합니다.어떻게 이 문제를 피할 수 있습니까?
복잡성: 구성 요소 격자선을 적절하게 설정하고 라우트를 다시 최적화합니다.
Q: PROTEL로 그림을 그렸는데 수정을 거듭한 결과 파일 크기가 크고(팽창) 내보내고 다시 가져온 후 훨씬 작아졌습니다. 왜요?파일을 간소화할 수 있는 다른 방법이 있습니까?
푸: 사실 그때 PROTEL의 구리를 깐 것은 선의 구도 때문이에요.지적 재산권 문제로 인해 PADS의 "물 주기" 기능은 사용할 수 없지만 "죽은 구리"를 자동으로 삭제 할 수있는 장점이 있습니다.파일이 크기 때문에 WINZIP를 사용하여 압축할 수 있으며 매우 작을 것입니다.파일 전송에는 영향을 주지 않습니다.
물음: 미안합니다: 같은 와이어에서 어떻게 서로 다른 부분을 서로 다른 너비로 연속적이고 아름답게 보이게 합니까?정말 감사합니다.
답장: 자동으로 완성할 수 없습니다. 편집 기술을 사용하여 실현할 수 있습니다.
랴오엄이 물었다: 어떻게 원호를 몇 개의 같은 부분으로 나눌 수 있습니까?
방림 163 대답: 전통적인 기하학적 지식으로.EDA는 도구일 뿐입니다.
문제: Protel에서 사용되는 HDL은 일반 VHDL
복잡함: Protel PLD 아니요, Protel FPGA 예.
질문: 눈물이 가득 찬 후에 구리가 깔렸다.경우에 따라 메쉬가 완전하지 않을 수 있습니다.나 어떡하지?
푸: 그건 네가 눈물을 채울 때 단열구역을 설치했기 때문이야.너는 안전거리와 단열구역에만 주의하면 된다.그것도 수리할 수 있어요.
Q: 비대칭 매트를 만들 가능성이 있나?경로설정을 드래그할 때 첨부된 선을 원래 각도로 유지하고 함께 드래그합니까?
복잡함: 비대칭 패드 제작 가능.경로설정을 드래그할 때 첨부된 선을 원래 각도로 함께 드래그할 수 없습니다.
질문: Protel은 하이엔드 EDA 소프트웨어와 동일한 효과를 얻을 수 있습니까?
복잡성: 설계에 따라 다릅니다.
질문: Protel DXP의 자동 경로설정 효과가 원래 ACCEL 수준에 도달할 수 있습니까?
답장: 과거보다 더 나쁜 것은 없다.
Q: Protel의 pld 함수는 인기있는 HDL 언어를 지원하지 않는 것 같습니까?
답장: Protel PLD에서 사용하는 Cupl 언어도 HDL 언어입니다.다음 버전은 VHDL 언어로 직접 입력할 수 있습니다.
Q: PCB의 3D 기능에 대한 하드웨어 요구 사항은 무엇입니까?
복잡성: OpenGL.1 지원 필요
질문: 물리적 하드 드라이브의 케이블을 컴퓨터에 빠르고 완전하게 배치하려면 어떻게 해야 합니까?
회신: 가장 빠른 방법은 스캔한 다음 BMP2PCB 프로그램을 사용하여 필름 파일로 변환한 다음 수정하는 것입니다. 그러나 PCB 정밀도는 0.2MM 이상이어야 합니다. BMP2PCB 소프트웨어는 21IC에서 다운로드할 수 있으며 보드는 샌드페이퍼로 매우 밝아야 성공할 수 있습니다.
질문: PCB를 직접 그릴 때 회로 접점의 네트워크 이름을 어떻게 정의합니까?
Re:Net 편집 대화 상자에서 설정)
문제: 만든 데이터에서 조리개 표시나 기호 표시를 allego와 동일하게 만드는 방법
복잡성: 드릴링 통계 및 다양한 구멍 지름 기호를 생성하는 옵션이 출력에 있습니다.
문제: 자동 경로설정의 잠금 기능은 사용하기 어렵고 일부 시스템은 재할당됩니다.나는 무슨 일이 일어났는지 모르겠다.
답장: 최신 버전에는 이런 문제가 없습니다.
문제: 여러 원시 장치의 전체 뒤집기 수행 방법
복제: 한 번에 뒤집을 부품을 선택합니다.
문제: 내가 사용하는 p99 버전은 한자를 추가하면 충돌합니다.이유가 뭐죠?
답장: 버전 D가 원인이어야 합니다.
질문: PROTEL을 사용하여 powpcb 파일을 여는 방법은 무엇입니까?
응답: 먼저 새 PCB 파일을 만든 다음 가져오기 기능을 사용하여 액세스합니다.
문제: PROTEL99에서 GERBER 파일을 가져오는 방법
답장: Protel PCB는 자체 Gerber만 가져올 수 있으며 Protel의 CAM은 다른 형식의 Gerber를 가져올 수 있습니다.
문제: PCB 경로선의 가는 선 부분을 굵은 선으로 변경하는 방법
회신: 수정 + 전역 편집을 두 번 클릭합니다.일치하는 조건에 주의하십시오.새 선가중치에 맞게 규칙을 수정합니다.
Q: 집적 회로 패키지에서 용접 디스크 크기를 수정하려면 어떻게 해야 합니까?전역적으로 수정하면 어떻게 설정합니까?
복사: 전역 편집을 위해 모두 선택
Q: 집적 회로 패키지에서 용접 디스크 크기를 수정하려면 어떻게 해야 합니까?
복잡성: 라이브러리의 집적 회로 패키지에서 용접 디스크 크기를 수정하면 PCB 보드에서도 수정할 수 있는 것으로 알려져 있습니다.부품 특성에서 먼저 잠금을 해제합니다.“
질문: PCB를 만들 때 심볼 기호의 일부를 수정하거나 삭제할 수 있습니까?
복잡성: 심볼 속성에서 심볼 잠금을 제거하고 PCB에서 심볼을 편집할 수 있으며 라이브러리의 심볼에 영향을 주지 않습니다.
문제: 용접판이 접지선입니다.접지 후 용접판과 접지 사이의 연결 폭을 설정하는 방법
복잡성: 바닥을 감싸기 전에 용접 디스크에 연결하는 방법 설정
질문: 저장할 때 99se를 프로젝트 형식으로 변경하는 이유는 무엇입니까?
