PCB 기술 - 고속 회로기판 설계에서 주의해야 할 네 가지 방면

본고는 과정 중의 변화가 어떻게 실제 저항의 변화를 초래하는지, 그리고 어떻게 정확한 장구해기를 사용하여 이런 현상을 예측하는지 설명한다.다른 요인은 공정 변화가 없더라도 실제 임피던스를 매우 다르게 만듭니다.고속 회로 기판을 설계할 때 자동화 설계 도구는 때때로 이 명확하지 않지만 매우 중요한 문제를 발견할 수 없다.그러나 설계의 초기 단계에서 일부 조치를 취하기만 하면 이 문제는 피할 수 있다.이 기술을 "방어 설계" 라고 합니다.

스택 수

좋은 계층 구조는 대부분의 신호 무결성 문제와 EMC 의 문제를 해결하는 최선의 예방 조치이며 가장 많은 오해를 받고 있습니다.여기에는 몇 가지 요소가 작용하고 있으며, 한 문제를 해결하는 좋은 방법은 다른 문제를 악화시킬 수 있다.많은 시스템 설계 공급업체들은 특성 임피던스와 신호 품질을 제어하기 위해 보드에 최소한 하나의 연속적인 평면이 있어야 한다고 제안합니다.비용만 감당할 수 있다면 이것은 아주 좋은 건의이다.EMC 컨설턴트는 전자기 방출 및 전자기 간섭에 대한 민감성을 제어하기 위해 외부 계층에 바닥 충전재 또는 접지층을 배치하는 것을 자주 권장합니다.어떤 조건에서는 이것도 좋은 건의이다.

그림 1: 접합 구조에서의 신호 문제를 커패시터 모델로 분석

그러나 순식간 전류 때문에 이러한 방법은 일반적인 설계에서 매우 번거로울 수 있습니다.먼저, 한 쌍의 전원 평면 / 접지 평면의 간단한 상황을 살펴보겠습니다. 그것은 하나의 콘덴서로 간주될 수 있습니다.전력층과 접지층은 콘덴서의 두 극판이라고 볼 수 있다.더 큰 커패시터 값을 얻기 위해서는 두 극판을 더 가깝게(거리 D)하고 개전 상수를 늘릴 필요가 있다(람다 ¼r¼).용량이 클수록 임피던스가 낮아지는데, 이것이 바로 우리가 원하는 것이다. 왜냐하면 그것은 소음을 억제할 수 있기 때문이다.다른 레이어가 어떻게 정렬되든 기본 전원 레이어와 접지 레이어는 스택의 중간에 인접해야 합니다.전원층과 접지층 사이의 거리가 크면 전류 회로가 커지고 소음이 많이 발생합니다.8 레이어의 경우 전원 공급 장치 레이어를 한쪽에 놓고 다른 쪽에 접지 레이어를 놓으면 다음과 같은 문제가 발생합니다.

1.최대 간섭.상호 용량의 증가로 인해 신호층 사이의 교란은 층 자체의 교란보다 크다.

2.발행 부수가 가장 크다.전류는 각 전원 평면 주위에서 흐르고 신호와 평행하며 대량의 전류가 주 전원 평면에 들어가 접지 평면을 통해 되돌아온다.순환 전류의 증가로 인해 EMC 의 특성은 악화됩니다.

3. 임피던스에 대한 제어를 잃는다.신호가 제어층에서 멀어질수록 그 주위의 다른 도체 때문에 임피던스 제어의 정밀도는 낮아진다.

4.용접 재료의 단락을 초래하기 쉽기 때문에 제품 원가를 증가시킬 수 있습니다.

성능과 비용 사이에서 균형 잡힌 선택을 해야 합니다. 그렇다면 최적의 SI와 EMC 특성을 위해 디지털 회로 기판을 어떻게 배치해야 합니까?

PCB의 각 레이어의 분포는 대개 대칭적입니다.두 개 이상의 신호 레이어를 인접하게 배치해서는 안 됩니다.그렇지 않으면 SI에 대한 제어가 상당 부분 손실됩니다.내부 신호 레이어를 쌍으로 대칭적으로 배치하는 것이 좋습니다.일부 신호가 SMT 장치에 연결되어야 하는 경우가 아니라면 외부 신호 경로를 최소화해야 합니다.

그림 2: 좋은 설계 솔루션의 첫 번째 단계는 계층 구조의 올바른 설계입니다.

계층 수가 많은 회로 기판의 경우 이러한 배치 방법을 여러 번 반복할 수 있습니다.추가 전력 및 접지층을 추가할 수도 있습니다.두 파워 레이어 사이에 신호 레이어가 한 쌍도 없는지 확인하면 됩니다.

고속 신호의 배선은 같은 쌍의 신호층에 배치해야 한다.SMT 부품의 연결로 인해 이 원리를 위반하지 않을 수 없습니다.신호의 모든 경로에는 공통적인 반환 경로 (즉, 접지 평면) 가 있어야 합니다.두 계층을 한 쌍으로 간주할 수 있는 두 가지 아이디어와 방법을 판단합니다.

동일한 거리의 반환 신호가 동일한지 확인합니다.즉, 신호는 내부 접지 평면의 양쪽에 대칭으로 경로설정되어야 합니다.이렇게 하면 임피던스와 순환 전류를 쉽게 제어할 수 있다는 장점이 있습니다.단점은 접지층에 구멍이 많고 쓸모없는 층이 있다는 것이다.

2. 인접한 배선의 두 신호층.장점은 접지층의 오버홀을 최소로 제어할 수 있다는 것이다 (오버홀 사용 사용).단점은 일부 핵심 신호에 대해 이 방법의 유효성이 떨어진다는 것이다.

두 번째 방법에서는 신호를 제어하고 수신하는 데 사용되는 접지 연결이 신호 경로설정 레이어에 인접한 레이어에 직접 연결되어야 합니다.간단한 경로설정 원리로 인치 단위의 표면 경로설정 폭은 나노초 단위의 구동 상승 시간의 3분의 1 (예: 고속 TTL의 경로설정 폭은 1인치) 보다 작아야 한다.

전원 공급 장치가 여러 개인 경우 전원 코드 사이에 접지층을 배치하여 분리해야 합니다.전원 공급 장치 간의 AC 결합을 방지하기 위해 콘덴서가 형성되지 않습니다.

상술한 조치는 모두 순환과 직렬 교란을 줄이고 임피던스 제어 능력을 강화하기 위한 것이다.또한 접지 평면은 효과적인 EMC "차폐 상자" 를 형성합니다.특성 임피던스에 대한 영향을 고려하여 사용하지 않는 표면적을 접지층으로 만들 수 있습니다.

특성 임피던스

좋은 중첩 구조는 임피던스를 효과적으로 제어할 수 있으며, 그 배선은 이해하기 쉽고 예측 가능한 전송선 구조를 형성할 수 있다.현장 솔루션 도구는 이러한 문제를 잘 처리하기 때문에 변수의 수를 최소한으로 조절하기만 하면 상당히 정확한 결과를 얻을 수 있다.

그러나 세 개 이상의 신호가 겹칠 때 상황이 반드시 그렇지는 않다. 그 원인은 매우 미묘하다.대상 임피던스 값은 장비의 공정 기술에 따라 달라집니다.고속 CMOS 기술은 보통 약 70에에 달할 수 있습니다.고속 TTL 장치는 일반적으로 약 80 ~ 100 섬에 도달 할 수 있습니다.임피던스 값은 일반적으로 노이즈 허용량과 신호 전환에 큰 영향을 미치기 때문에 임피던스를 선택할 때 매우 조심해야 합니다.제품 설명서는 이에 대한 지침을 제공합니다.

현장 해결 도구의 초기 결과에는 두 가지 문제가 발생할 수 있습니다.우선 시야가 제한되는 문제다.현장 솔루션 도구는 인근 흔적선의 영향만 분석하고 다른 층에서 임피던스에 영향을 주는 비평행 흔적선은 고려하지 않는다.현장 솔루션 도구는 경로설정 이전, 즉 이력 폭을 할당할 때 세부 사항을 알 수 없지만 위의 쌍으로 배열하는 방법은 이 문제를 최소화할 수 있습니다.

특히 로컬 전력 평면의 영향입니다.배선 후 외부 회로 기판은 항상 접지 동선으로 가득 차서 EMI와 균형 도금을 억제하는 데 도움이 됩니다.만약 외층에만 이런 조치를 취한다면 본고가 추천한 첩층구조는 특성저항에 대한 영향이 아주 작을것이다.

대량의 인접 신호층을 사용하는 효과는 매우 현저하다.일부 현장 솔루션 도구는 인쇄 회선과 전체 레이어만 검사할 수 있기 때문에 임피던스 분석 결과가 정확하지 않기 때문에 동박의 존재를 발견할 수 없습니다.인접층에 금속이 있을 때, 그것은 그다지 믿을 수 없는 접지층과 같다.임피던스가 너무 낮으면 순간 전류가 매우 클 수 있으며 실용적이고 민감한 EMI 문제입니다.

임피던스 분석 도구가 실패한 또 다른 이유는 분산 콘덴서입니다.이러한 분석 도구는 일반적으로 시뮬레이터를 사용하여 분석하는 핀 및 오버홀의 영향을 반영하지 않습니다.이런 영향은 특히 등판에서 매우 뚜렷할 수 있다.이유는 간단합니다: 특성 임피던스는 일반적으로 다음과 같은 공식을 통해 계산할 수 있습니다. – L/C

여기서 L과 C는 각각 단위 길이의 전기 감각과 전기 용량이다.

핀의 배열이 균일하면 추가 용량이 계산 결과에 큰 영향을 미칩니다.방정식은 – L/(C+C')로 변경됩니다.

C는 단위 길이당 핀의 용량입니다.

커넥터가 후면판과 마찬가지로 직선으로 연결되어 있으면 첫 번째 핀과 마지막 핀을 제외한 총 라인 및 총 핀 용량을 사용할 수 있습니다.이렇게 하면 유효 임피던스가 감소하여 80 섬에서 8 섬으로 떨어질 수도 있습니다.유효한 값을 찾으려면 원래 임피던스 값을 다음과 같이 나누어야 합니다.

이 계산은 어셈블리 선택에 매우 중요합니다.

지연

시뮬레이션할 때는 구성 요소와 패키지된 용량을 고려해야 합니다 (때로는 감전도 포함되어야 함).두 가지 문제에 주의해야 한다: 첫째, 시뮬레이터가 분산 콘덴서를 제대로 시뮬레이션하지 못할 수 있습니다.둘째, 서로 다른 생산 조건이 불완전층과 비평행적선에 미치는 영향에 주의해야 한다.대부분의 현장 솔루션 도구는 전체 전력 또는 접지층 없이는 스택 분포를 분석할 수 없습니다.그러나 만약 접지층이 신호층과 인접해 있다면 계산된 지연은 상당히 나쁠 것이다. 예를 들어 콘덴서는 가장 큰 지연이 있을 것이다.이중 패널 한 장의 두 층에 모두 지선과 VCC 동박이 많다면 이런 상황은 더욱 심각해질 것이다.이 프로세스가 자동화되지 않으면 CAD 시스템에서 이러한 항목을 설정하는 것이 매우 혼란스러울 수 있습니다.

EMC

EMC 에 영향을 미치는 요인은 매우 많은데, 이 중 상당수는 일반적으로 분석되지 않습니다.분석해도 설계가 완료된 후에는 늦은 경우가 많습니다.EMC에 영향을 미치는 요인은 다음과 같습니다.

1. 출력 평면의 틈은 4분의 1 파장의 안테나를 구성한다.금속 용기에 노치를 설치해야 하는 경우에는 드릴 방법을 사용해야 합니다.

2.감지 소자.나는 모든 설계 규칙을 따르고 시뮬레이션을 수행한 디자이너를 만났지만 그의 회로 기판에는 여전히 많은 방사선 신호가 있습니다.그 이유는 상단에 변압기를 형성하기 위해 서로 평행하게 배치된 두 개의 센서가 있기 때문이다.

3.접지평면의 불완전한 영향으로 내층의 저저항으로 외층에 비교적 큰 순간적인 전류가 발생한다.

이러한 문제의 대부분은 방어 설계를 채택하여 피할 수 있다.먼저 적절한 스태킹 구조 및 경로설정 정책을 수립해야 시작이 좋습니다.

여기에는 네트워크 토폴로지, 신호 왜곡 원인 및 직렬 교란 계산 방법과 같은 몇 가지 기본 문제가 포함되어 있지 않습니다.독자들이 EDA 시스템에서 얻은 결과를 적용할 수 있도록 몇 가지 민감한 문제만 분석했다.모든 분석은 사용된 모델에 따라 달라지며 분석되지 않은 요소도 결과에 영향을 미칩니다.너무 복잡해서 너무 부정확한 것 같아.플롯된 선가중치 등과 같은 과도한 매개변수 변경을 방지하면 일관된 설계를 정돈하는 데 도움이 됩니다.