PCB 기술 - PCB 설계 Allegro 구속 규칙 설정 단계

고속 PCB의 설계 및 경로설정에서는 일반적으로 회선 길이가 일치해야 합니다.이제 구속 규칙을 설정하고 각 네트워크 그룹에 규칙을 할당해야 합니다.다음은 ddr의 예를 들어 이러한 구속조건을 설정하는 구체적인 절차를 설명합니다.

1. PCB 설계 및 케이블 연결 요구 사항

DDR 클럭: 선가중치 10mil, 내부 간격 5mil, 외부 간격 30mil.차분 PCB 설계와 배선이 필요하며, 차분 대 배선 오차는 +20mil 이내로 정확하게 일치해야 한다

DDR 주소, 칩 선택 및 기타 제어선: 선폭 5mil, 내부 간격 15mil, 외부 간격 20mil, 데이지 체인 토폴로지여야 하며, ddrclk 선보다 1000-2500mil 길고 더 짧아서는 안 된다

DDR 데이터 케이블, ddrdqs, ddrdm 케이블: 선폭 5mil, 내부 간격 15mil, 외부 간격 20mil, 동일한 PCB에서 설계하고 배선하는 것이 좋습니다.데이터 라인과 클럭 라인의 라인 길이 차이는 50mil 이내로 제어됩니다.

2. 위의 요구 사항에 따라 PCB 설계 Allegro에서 다른 제약조건 설정

선가중치(물리적)의 경우 DDR_CLK, DDR_ADDR, DDR_DATA 등 3개의 구속만 설정하면 됩니다.

이러한 구속을 설정한 후 네트워크에 추가할 수 있습니다.첨부를 클릭합니다.물리적 규칙 세트에서 오른쪽 대시보드를 더 클릭합니다.

팝업 대화 상자

ckn0과 ckp0을 찾아 앱을 클릭하면 팝업됩니다

왼쪽 목록에서 NET_PHYSICAL_TYPE 를 선택하고 오른쪽 공백에 DDR_CLK 를 입력하고 앱 팝업을 클릭합니다.

즉, 이 두 네트워크는 DDR_CLK 값인 NET_PHYSICAL_TYPE 속성을 추가합니다.

이와 유사하게 DDR 케이블, 데이터 선택 패스라인 및 데이터 차폐선의 NET_PHYSICAL_TYPE를 DDR_data로, DDR 주소선, 칩 선택선 및 기타 제어선의 NET_PHYSICAL_TYPE를 DR_ADDR로 설정할 수 있습니다.

위의 단계를 완료한 후에는 설정된 구속조건을 네트워크 그룹에 할당해야 합니다.

할당 테이블을 클릭합니다.

팝업 대화 상자

서로 다른 신호 그룹에 대한 자체 물리적 제약 조건 선택

어떤 사람들은 왜 area 0과 area 1이 있는지 물어볼 수 있습니다.이것은 이러한 제한이 어떤 곳에서는 실현될 수 없기 때문이다.예를 들어, bga가 패키지한 cpu에서는 지시선이 나올 때 선 간격이 30, 20 심지어 10밀에 이르지 못한다.이런 곳에서 만약 당신이 이 제약을 따른다면 PCB의 drc를 제거할수 없다.이러한 공간을 하나의 공간으로 분류한 다음 공간 속성 (즉, 공간 영역의 이름 0, 1 등) 을 추가하는 것이 해결책입니다. 이러한 공간에 대해 적절한 제약 조건 (위와 같음) 을 설정합니다.

선 간격의 경우 각 간격이 그룹 내부 및 그룹 외부 간격으로 나뉘기 때문에 총 6개의 구속이 있습니다.

DDR_CLK_intern、DDR_clk2outer、

이러한 여섯 구속에 대해 선 쌍과 선 쌍을 설정하고 위의 요구 사항에 따라 개별적으로 설정하기만 하면 됩니다.

나머지 단계는 물리적으로 설정된 것과 같습니다.그러나 이때 할당 테이블은 다음과 같이 변경됩니다.

다음은 PCB 설계 Allegro 구속 규칙 설정 단계에 대한 자세한 내용입니다.