PCB 기술 - 연산 증폭기를 사용하여 PCB 근거리 EMI 감소

PCB 설계에서 EMI를 줄이는 가장 좋은 방법 중 하나는 연산 증폭기를 유연하게 사용하는 것이다.불행히도 많은 응용 프로그램에서 EMI를 낮추는 데 연산 증폭기의 역할은 일반적으로 무시됩니다...

PCB 설계에서 전자기 간섭을 줄이는 가장 좋은 방법 중 하나는 연산 증폭기를 유연하게 사용하는 것이다.불행히도 많은 응용 프로그램에서 EMI를 낮추는 데 연산 증폭기의 역할은 종종 무시됩니다.이것은 아마도 "연산 증폭기는 EMI의 영향을 받기 쉽기 때문에 소음에 대한 방해 방지 능력을 강화하기 위해 더 많은 조치를 취해야 한다." 비록 이전에 생산된 많은 구성 요소들이 그랬지만, 설계자들은 최근의 연산 증폭기가 일반적으로 이전 세대보다 방해 방지 성능이 더 좋다는 것을 깨닫지 못했을 것이다.설계자는 또한 연산 증폭기 회로가 시스템과 PCB 설계에 노이즈를 줄일 수 있는 핵심 이점을 제공할 수 있다는 것을 이해하지 못하거나 고려하지 않을 수도 있습니다.이 문서에서는 EMI의 출처를 살펴보고 민감한 PCB 설계의 근접 EMI를 줄이는 데 도움이 되는 연산 증폭기의 특성을 논의합니다.

EMI 소스, 장애 회로 및 결합 메커니즘

EMI는 일반적으로 의도하지 않고 원하지 않는 전기 노이즈 소스에 의해 발생하는 간섭입니다.여러 가지 상황에서 간섭 소음 신호는 전압, 전류, 전자기 복사 중의 하나이거나 소음원은 이 세 가지 형식의 어떤 조합으로 간섭 회로에 결합된다.

EMI는 무선 주파수 간섭(RFI)에 국한되지 않습니다."낮은" 주파수 범위 내에서 무선 주파수 이하의 주파수 대역에는 스위치 조절기, LED 회로 및 수십에서 수백 KHz 범위에서 실행되는 모터 드라이브와 같은 강력한 EMI 소스가 있습니다.60Hz 회선 노이즈는 또 다른 예입니다.노이즈 소스는 4개의 결합 메커니즘 중 하나 이상을 통해 노이즈를 방해되는 회로로 전송합니다.

이 네 가지 방법 중 세 가지는 전도성 결합, 전장 결합, 자기장 결합을 포함한 근거리 결합으로 여겨진다.네 번째 메커니즘은 전자기 에너지가 여러 파장으로 방사될 수 있는 원거리 방사선 결합이다.

차형 잡음의 소스 필터

능동 연산 증폭기 필터는 회로 대역폭 내에서 PCB의 EMI와 노이즈를 크게 줄일 수 있지만 많은 설계에서 이를 충분히 활용하지 못하고 있습니다.원하는 차등 모드(DM) 신호는 주파수 대역에 의해 제한될 수 있으며 불필요한 DM 노이즈를 필터링할 수 있습니다.그림 1은 입력 신호에 대한 기생 커패시터 (CP) 결합을 통한 DM 노이즈를 보여줍니다.조합된 신호와 잡음은 1단계 유원 저통 필터로 수신된다.차분 연산 증폭기 회로의 저통과 마감 주파수는 R2 및 C1에 필요한 신호 대역폭보다 높도록 설정됩니다.

주파수가 높으면 20dB/dedecade가 감쇠됩니다.더 큰 감쇠가 필요한 경우 -40 또는 -60dB/10decade와 같은 고급 소스 필터를 사용할 수 있습니다.공차가 1% 미만인 저항기를 사용하는 것이 좋습니다.마찬가지로 온도 계수(NPO, COG)가 우수하고 용량이 5%(또는 <5%) 낮은 콘덴서가 최적의 필터 성능을 얻을 수 있습니다.CM 노이즈는 두 연산 증폭기의 입력에서 (또는 동일한) 노이즈 전압을 공유하는 것으로 묘사 될 수 있으며 연산 증폭기가 측정하거나 조정하려는 예상 DM 신호의 일부가 아닙니다.

연산 증폭기의 중요한 장점은 차등 입력 레벨 아키텍처와 차등 증폭기로 구성될 때 CM 노이즈를 억제하는 능력입니다.각 연산 증폭기에 대해 공통 강도 억제 비율(CMRR)을 지정할 수 있지만 회로의 총 CMRR에도 입력 및 피드백 저항의 영향이 포함되어야 합니다.저항 변화는 CMRR에 큰 영향을 미칩니다.따라서 공차가 0.1%, 0.01% 또는 더 나은 일치 저항기는 응용에 필요한 CMRR을 구현할 수 있습니다.외부 저항기를 사용하면 좋은 성능을 얻을 수 있지만 내부 미세 저항기가 있는 기기나 차분 증폭기를 사용하는 것은 또 다른 선택이다.

앞서 언급했듯이 액티브 필터 및 CMRR은 최대 MHz 범위의 DM 및 CM EMI를 포함하여 구성 요소 대역 제한 내에서 회로 노이즈를 안정적으로 줄일 수 있습니다.그러나 예상 작동 주파수 범위보다 높은 RFI 노이즈에 노출되면 구성 요소의 비선형 동작이 발생할 수 있습니다.연산 증폭기는 DM과 CM RFI 노이즈가 내부 다이오드 (실리콘의 p-n 매듭으로 형성) 를 통해 정류될 수 있기 때문에 높은 임피던스 차등 입력 레벨에서 RFI의 영향을 가장 쉽게 받는다.정류 후에 작은 DC(직류) 전압 또는 오프셋이 생성되며, 이 전압 또는 오프셋은 확대되고 출력에서 잘못된 DC 오프셋으로 나타날 수 있습니다.시스템의 정확성과 민감도에 따라 회로 성능이나 동작이 좋지 않을 수 있습니다.

다행히도 두 가지 방법 중 하나를 사용하면 RFI에 대한 연산 증폭기의 내성 (또는 감도 감소) 을 향상시킬 수 있습니다.첫 번째이자 가장 좋은 옵션은 수십 MHz에서 최대 GHz의 노이즈를 억제할 수 있는 내부 입력 필터를 포함하는 EMI 강화 연산 증폭기를 사용하는 것입니다.TI는 현재 80개 이상의 EMI 경화 부품을 공급하고 있다.TI 연산 증폭기 매개변수 검색 엔진을 통해 EMI 경화를 검색할 수 있습니다.두 번째 옵션은 연산 증폭기의 입력부에 외부 EMI/RFI 필터를 추가하는 것입니다.내부 EMI 필터를 포함하지 않는 구성 요소만 있으면 설계할 수 있습니다.

연산 증폭기의 또 다른 중요한 특성은 대부분의 구성에서 출력 임피던스가 보통 몇 옴 이하인 매우 낮은 출력 임피던스입니다.EMI 감소의 이점을 이해하려면 먼저 EMI가 저임피던스 및 고임피던스 회로에 어떻게 영향을 미치는지 고려해야 합니다.

실제 시스템에서 100-400kHz 범위의 I2C 직렬 버스 시계는 오디오 ADC 및 회로에서 매우 일반적입니다.I2C 클럭은 일반적으로 돌발 (비연속) 방식으로 구동되지만 시뮬레이션은 클럭을 구동할 때 발생할 수 있는 영향을 보여줍니다.고밀도 오디오 및 인포테인먼트 PCB 설계에서 클럭 라우팅은 민감한 오디오 트랙 근처에 실제로 나타날 수 있습니다.몇 개의 pF의 기생 PCB 커패시터만 커패시터 결합을 일으켜 시계 소음 전류를 방해받는 오디오 신호에 주입할 수 있다.그림 3은 1pF 기생 용량만 사용하는 시뮬레이션의 예입니다.

오디오 회로는 어떻게 소음을 줄입니까?교란 회로의 임피던스를 낮추는 것이 결합 소음에 대한 민감성을 낮추는 방법이라는 사실이 증명되었다.소스 임피던스 (> 50섬) 가 높은 회로의 경우 회로 부하와 관련된 소스 임피던스를 최소화하여 결합 노이즈를 줄일 수 있습니다.그림 4에서 동일하게 구성된 OPA350은 신호를 완충하고 소스 임피던스를 부하와 분리하기 위해 회로에 추가되었습니다.600에 비해 연산 증폭기의 출력 임피던스는 매우 낮아 시계 소음을 크게 낮춘다.

전원 핀에 디커플링 커패시터를 추가하면 고주파 EMI 노이즈를 필터링하고 연산 증폭기 회로의 간섭을 강화하는 데 매우 유용합니다.이 문서의 모든 차트는 디커플링 콘덴서 CD가 회로의 일부임을 나타냅니다.디커플링을 탐구하는 문제는 곧 매우 복잡해질 것이지만, 어떤 설계에도 적용되는 이상적인"경험의 법칙"이 있습니다.특히 다음과 같은 특성을 가진 콘덴서를 선택합니다.

(a) X7R, NPO 또는 COG와 같은 우수한 온도 계수;

(b) 매우 낮은 등가 직렬 감지 (ESL);

(c) 필요한 스펙트럼 범위 내의 최소 임피던스;

(d) 1-100nF 범위의 커패시터 값은 일반적으로 적용되지만 위의 기준(b) 및 (c)은 커패시터 값(d)보다 중요합니다.

콘덴서의 레이아웃과 케이블 연결은 선택한 콘덴서와 마찬가지로 중요합니다.콘덴서를 가능한 한 전원 핀에 가까이 대십시오.콘덴서와 PCB 전원/접지 사이의 연결은 가능한 한 짧아야 하며, 짧은 흔적선이나 구멍을 통해 연결할 수 있다.