PCB 기술 - PCB 공정 고속 PCB 케이블 연결 고려사항

PCB 공정 고속 PCB 케이블 연결 고려사항

문제: 고속 시스템의 정의는 무엇입니까?답: 고속 디지털 신호는 신호의 가장자리 속도에 의해 결정된다.일반적으로 상승 시간이 신호 전송 지연의 4 배보다 작을 때 고속 신호로 간주됩니다.일반적인 고주파 신호는 신호의 주파수를 가리킨다.고속 회로의 설계와 개발은 신호 분석, 전송선, 아날로그 회로에 대한 지식을 갖추어야 한다.잘못된 개념: 8kHz 프레임 신호는 저속 신호입니다. 문제: 고속 PCB 설계에서 자동 케이블 연결 기능을 자주 사용합니다.어떻게 효과적으로 자동 라우팅을 실현합니까?

A: 고속 회로 기판에서는 라우터의 속도와 분포 속도만 볼 수 없습니다.또한 T-터치에서 각 끝까지의 길이가 같아야 하는 등의 고속 규칙을 적용할 수 있는지에 따라 달라집니다.이때 Cadence의 SPECCTRA는 고속 경로설정 문제를 잘 해결할 수 있습니다.많은 라우터는 극소수의 고속 규칙을 받아들이지 못하거나 받아들일 수밖에 없다. 문제: 고속 PCB 설계에서 교란은 신호선의 속도, 흔적선의 방향 등과 어떤 관계가 있는가??간섭과 기타 문제를 피하기 위하여 어떤 설계지표에 주의를 돌려야 하는가?답: 교란은 가장자리율에 영향을 줄 수 있습니다.일반적으로 버스 세트가 전송 방향이 같을 때 직렬 교란 계수는 가장자리 속도를 낮춥니다.일련의 버스의 전송 방향이 서로 다르면 직렬 교란 계수는 가장자리 속도를 더 빠르게 합니다.제어 인터럽트는 회선 길이, 회선 간격, 회선 스태킹 및 소스 매칭을 제어하여 수행할 수 있습니다.Q: 고속 시스템의 경우 다중 레이어 회로 기판을 경로설정할 때 주의해야 할 사항은 무엇입니까?각 계층 기능의 정의 원칙은 무엇입니까?A: 전원 공급 장치와 접지 평면의 배열에 주의하여 케이블 레이어에 동일한 임피던스가 있는지 확인합니다.핵심 신호는 가능한 한 멀리 라우팅되어야 하며 양쪽에 평면 레이어가 있어야 합니다.평면에서 버스트하지 마십시오.일반적으로 실제 상황에 근거하여 확정한다.전원 및 바닥은 근처의 구멍을 통해 전원 및 바닥면에 연결됩니다.

물음: 다층회로기판에서 층간의 상호교란을 줄이고 신호의 질을 높일수 있는 조치는 무엇인가?A: 임피던스 제어, 일치, 반적, 전원 무결성, EMC 등의 문제를 주로 해결합니다. 계층 간 간섭을 줄이면 배선 레이어와 평면 레이어의 거리를 줄이고 배선 레이어 간의 거리를 늘리며 인접 배선 레이어의 평행 배선을 최소화할 수 있습니다.여러 가지 방법으로 나열할 수 있습니다. 질문: 디지털 전원, 아날로그 전원, 디지털 접지 및 아날로그 접지에 대해 PCB 설계에서 어떻게 구분합니까?A: 전원은 필터 회로로 연결되며 디지털과 아날로그는 분리됩니다.디지털 및 아날로그 접지는 특정 칩에 따라 다르며 일부는 별도의 단일 연결이 필요하고 일부는 분리할 필요가 없습니다. 문제: 후면판은 디지털 접지이며 카드에 아날로그 및 디지털 부품이 있는 하나의 접지만 제공합니다.어떻게 이 아날로그 접지를 연결합니까?A: 카드 삽입 에뮬레이션 섹션의 칩 요구 사항에 따라 일반적으로 카드의 숫자와 아날로그 접지를 분리하여 카드 삽입을 단일 지점으로 연결하고 카드의 숫자를 백보드의 디지털 접지에 연결할 수 있습니다.

문제: 고속 PCB 설계에서 임피던스 일치를 어떻게 고려합니까?다층 회로기판 설계에서 내부 신호층의 특성 저항을 어떻게 계산합니까?50섬의 입력 저항과 75섬의 출력 저항을 어떻게 일치합니까?A: 임피던스 일치는 선가중치, 선가중치, 슬라이스 구조 등을 기준으로 계산해야 합니다. 일치하려면 직렬 또는 병렬 저항을 추가해야 하는 경우가 있습니다.내부 신호층 임피던스 계산도 같은 방식으로 이러한 매개변수를 고려합니다.신호의 무결성과 타이밍 문제를 보장하는 한 50과 75의 입력 임피던스와 정확히 일치하는 것은 불가능합니다. 문제: EMC 테스트에서 클럭 신호의 고조파가 매우 심했습니다.PCB 설계에서 디커플링 콘덴서를 전원 핀에 연결하는 것 외에 전자기 복사를 억제하기 위해 어떤 부분을 주의해야 합니까?

답: 시계 신호를 안쪽에 놓거나 시계선에 작은 콘덴서를 연결할 수 있습니다 (물론 시계 변두리 속도에 영향을 줄 수 있습니다). 구멍과 용접판.구멍을 통과하면 내부 벽에만 구멍을 열 수 있습니다 (태그가 있거나 외부 지름이 내부 지름보다 작지 않은 경우 제조업체는 구멍이 없다고 생각합니다).또한 용접 디스크는 직접 구멍이 없을 수 있습니다 (용접 디스크의 고급에서 도금 레이어는 구멍 변화가 없는 것으로 제거됩니다).

b. 구멍은 선택한 두 레이어 사이에 있습니다.조리개는 0이 될 수 없습니다.다층판의 경우 통공, 맹공, 매공 등을 제작할 수 있다.또한 용접 디스크는 단일 레이어 (구멍 모양) 만 사용할 수 있습니다.용접 디스크는 단일 다중 레이어에도 고려될 수 있습니다.) 구멍 지름은 0이 될 수 있고 드릴은 구멍만 통과할 수 있습니다.c. 구리가 덮여 있으면 덮인 구리와 같은 네트워크의 오버홀이 직접 덮어집니다 (같은 네트워크 선택).복동과 같은 네트워크의 용접판은 연결을 선택할 수 있습니다. d. 구멍을 통과하면 원형일 수 있습니다.또한 용접 디스크는 정사각형, 직사각형, 8각형, 원형, 타원형 등이 될 수 있으며 용접 디스크 스택은 최상위, 중간, 하단의 치수와 형태를 정의하는 데 사용될 수 있습니다.

인쇄회로기판 디커플링 콘덴서 구성의 신뢰성은 직류 전원 회로에 설계되어 있으며, 부하의 변화는 전원 소음을 일으킬 수 있다.예를 들어, 디지털 회로에서 회로가 한 상태에서 다른 상태로 바뀌면 전원 코드에서 큰 피크 전류가 발생하여 순간적 노이즈 전압이 형성됩니다.디커플링 콘덴서의 구성은 인쇄회로기판의 신뢰성 설계에서 흔히 볼 수 있는 방법으로 부하 변화로 인한 소음을 억제할 수 있다.구성 원리는 다음과 같다:. 전원 입력단에 10-100uF의 전해 콘덴서를 연결한다.인쇄회로기판의 위치가 허용되면 100uF 이상의 전해콘덴서를 사용하는 것이 방해에 더 잘 견딜 수 있다.

. 각 집적 회로 칩에 0.01uF의 세라믹 콘덴서를 구성합니다.인쇄 회로 기판의 공간이 작고 설치할 수 없는 경우 4~10개의 칩당 1-10uF의 탄탈럼 전해질 콘덴서를 구성할 수 있습니다.이 장치의 고주파 임피던스는 500kHz-20MHz 범위에서 1보다 작고 특히 작습니다.또한 누출 전류는 0.5uA 미만으로 매우 작습니다. 소음이 약하고 꺼질 때 전류 변화가 큰 장치, ROM과 RAM 같은 저장 장치는 칩의 전원 코드(Vcc)와 바닥(GND) 사이에 디커플링 콘덴서를 직접 연결해야 합니다.디커플링 콘덴서의 지시선은 너무 길어서는 안 된다, 특히 고주파 바이패스 콘덴서.