PCB 블로그 - Cadence 기반 고속 PCB 보드 설계

1.소개상응하는 고속 PCB 보드의 응용이 갈수록 광범위해지고 설계도 갈수록 복잡해지고 있다.통신 수요가 증가함에 따라 신호 전송과 처리 속도가 갈수록 빨라진다.고속 회로는 두 가지 의미가 있다: 하나는 고주파이다.일반적으로 디지털 회로의 주파수는 45MHz~50MHz에 달하거나 초과하며, 이 주파수에서 작동하는 회로는 이미 전체 시스템의 3분의 1을 차지하기 때문에 고속 회로라고 불린다.또한 신호의 상승과 하강 시간을 고려할 때 신호의 상승 시간이 신호 전송 지연의 6배보다 적을 때 신호의 특정 주파수와 관계없이 고속 신호로 간주됩니다.

2.고속 PCB 보드 설계의 기본 내용 고속 회로 설계가 현대 회로 설계에서 차지하는 비례가 점점 커지고 설계 난이도도 점점 높아지고 있다. 그 해결 방안은 고속 부품뿐만 아니라 설계자의 지혜와 세심한 작업도 필요하다. 반드시 구조 상황을 진지하게 연구하고 분석하여 기존의 고속 회로 문제를 해결해야 한다.전체적으로 설계는 신호 무결성 설계, 전자기 호환성 설계, 전원 무결성 설계 등 크게 세 가지 측면을 포함한다.

신호 무결성은 신호 선상 신호의 질량을 가리킨다.좋은 신호 무결성을 가진 신호는 필요할 때 필요한 전압 레벨을 가지고 있음을 의미합니다.신호 무결성 저하는 한 가지 요인에 의해 발생하는 것이 아니라 보드 레벨 설계에서 여러 가지 요인의 조합에 의해 발생합니다.특히 고속회로에서 사용되는 칩의 전환속도가 너무 빠르고 단자부품의 배렬이 불합리하며 회로의 상호련결이 불합리한 등은 모두 신호완결성문제를 초래할수 있다.주로 교란, 반사, 과충과 하충, 진동, 신호지연 등이 포함된다. 2.1 교란(교란) 교란은 인접한 두 신호선 사이의 불필요한 결합이다.신호선 사이의 상호 감지와 허용차가 선로의 소음을 야기했다.그러므로 그것은 전감직렬교란과 용량직렬교란으로 나뉘여 각각 결합전류와 결합전압을 일으킨다.신호의 가장자리 속도가 1ns보다 낮을 때는 직렬 교란을 고려해야 한다.만약 교류신호전류가 신호선을 통과하면 교변자기장이 산생되고 자기장에 린접해있는 신호선은 신호전압을 감지하게 된다.일반 PCB 보드 레이어의 매개변수, 신호선 사이의 거리, 구동단과 수신단의 전기적 특성 및 신호선의 연결 방식은 직렬 교란에 일정한 영향을 미친다.Cadence 신호 시뮬레이션 도구에서는 간섭 후 6개의 결합 신호선을 동시에 시뮬레이션할 수 있습니다.설정할 수 있는 스캔 매개변수는 PCB 보드 개전 상수, 매체 두께, 침동 두께, 신호선 길이 및 너비, 신호선 간격입니다.시뮬레이션에서 손상된 신호선을 지정해야 합니다. 즉, 다른 신호선이 이 선에 대한 간섭을 연구하고, 다른 신호선이 이 신호선에 대한 감응 전압의 합을 측정하기 위해 격려를 고정 높이 또는 고정 낮게 설정해야 합니다.2.1.2 반사 (반사) 반사는 신호가 전송선을 따라 돌아가는 반향이다. 우리가 알다시피 빛이 불연속 매체를 통과할 때 그 부분의 에너지가 반사된다.이 점에서 신호 출력이 모두 부하로 전송되는 것은 아니며 일부는 반사됩니다.고속 PCB에서는 컨덕터가 전송선에 해당해야 합니다.전송선 이론에 따르면 전원 및 부하에 동일한 임피던스가 있으면 반사가 발생하지 않습니다.둘 사이의 임피던스가 일치하지 않으면 반사가 발생하고 부하가 일부 전압을 다시 전원에 반사합니다.반사 전압은 부하 임피던스와 소스 임피던스 사이의 관계에 따라 양수 또는 음수가 될 수 있습니다.반사 신호가 강하고 원래 신호에 겹치면 논리적 상태가 변경되어 데이터 수신 오류가 발생할 수 있습니다.클럭 신호로 인해 클럭이 단조로워지고 오류가 발생할 수 있습니다.이러한 반사는 일반적인 경로설정 기하학적 형태, 잘못된 컨덕터 터미널, 커넥터를 통한 전송 및 전원 평면의 불연속성으로 인해 발생할 수 있습니다.또한 일반적으로 하나의 출력에 여러 수신기가 있는 경우 서로 다른 경로설정 정책에 따른 반사가 각 수신기에 서로 다른 영향을 미치므로 경로설정 정책도 무시할 수 없는 요소입니다. 2.1.3 오버 및 다운스트림

오버플로우는 너무 빠른 회로 전환과 상기 반사로 인한 신호 점프로, 신호 피크가 설정 전압의 피크 또는 밸리 값을 초과합니다.침하 기류는 다음 파곡이나 파봉이다.과도한 과충격은 보호 다이오드 작동을 초래하고 조기 고장을 초래하며 설비에 심각한 손상을 초래할 수 있다.과도한 다운스트림은 잘못된 클럭 또는 데이터 오류를 유발할 수 있으므로 적절한 끝점을 추가하여 오류를 줄이거나 제거할 수 있습니다. 2.1.4 진동 및 Pawnches 진동 현상은 오버스트림과 다운스트림의 반복입니다.신호 진동과 주변 진동은 수신단과 전송선과 원단 사이의 임피던스 부조화로 인해 발생하며, 선로의 감각과 커패시터가 너무 커서 일반적으로 논리 레벨 임계값 부근에서 발생하며, 여러 차례 논리 레벨 임계값을 초과하면 논리 기능 장애를 초래할 수 있다.진동과 주위 진동은 반사만큼 많은 요인에 의해 발생하며 진동은 PCB 매개변수를 적절하게 종료하거나 변경하여 감소할 수 있지만 완전히 제거되지는 않습니다.Cadence의 신호 에뮬레이션 소프트웨어에서 위의 신호 무결성 문제는 반사 매개변수에서 측정됩니다.IBIS 모델 구동 장치와 수신 라이브러리에서 우리는 서로 다른 전송선 임피던스 파라미터, 저항, 신호 전송 속도 또는 밴드선과 마이크로밴드선만 설정하면 시뮬레이션 도구를 사용하여 신호 파형과 상응하는 데이터를 계산할 수 있다. 이렇게 하면 일치하는 전송선 임피던스, 저항을 찾을 수 있다.신호 전송 속도, 해당 PCB 보드 소프트웨어 Allegro에서 해당 전송선 임피던스 값과 신호 전송 속도에 따라 각 계층의 해당 신호선 너비를 얻을 수 있습니다 (계층 압력의 순서와 매개변수는 미리 설정되어 있어야 함).저항이 일치하는 선택 방식은 원본 대 끝, 병렬 대 끝 등 여러 가지가 있다. 배선 정책에서도 국화, 별, 사용자 정의, 각 방식은 장단점이 있으며, 서로 다른 회로 시뮬레이션 결과에 따라 구체적인 선택을 확정할 수 있다.

2.1.5 신호 지연 회로는 지정된 시퀀스에만 데이터를 수신할 수 있다. 신호 지연이 너무 길면 시퀀스와 기능이 혼란스러울 수 있다. 저속 시스템에서는 문제가 없지만 신호 가장자리 속도가 증가하고 시계 속도가 증가하며 장치 간의 전송 시간과 동기화 시간이 단축된다.드라이브 과부하 및 케이블 연결이 길어지면 지연 시간이 발생합니다.모든 게이트 지연은 설치 시간, 유지 시간, 회선 지연 및 편향을 포함하여 점점 더 짧은 시간 예산에서 충족되어야 합니다.전송선의 등가 용량과 센싱은 신호의 디지털 전환을 지연시키고, 게다가 반사로 인한 진동 권선으로 인해 데이터 신호가 수신 장치가 정확하게 수신하는 데 필요한 시간을 충족시키지 못하여 수신 오차를 초래한다.Cadence 신호 에뮬레이션 소프트웨어에서는 반사 하위 매개변수인 Settledelay, Switchdelay 및 Propdelay에서도 신호 지연이 측정됩니다.처음 두 매개변수는 IBIS 모델 라이브러리의 테스트 로드와 관련이 있습니다.이 두 매개 변수는 드라이브와 수신기 장치의 사용자 매뉴얼 매개 변수로 확인할 수 있습니다.시뮬레이션된 Settledelay 및 Switchdelay와 비교할 수 있습니다.느린 모드에서 Switchdelay 값이 계산 값보다 작고 빠른 모드에서 Switchdelai 값이 계산 값보다 큰 경우 실제로 필요한 두 장치 사이의 Propdelay 범위를 얻을 수 있습니다.특정 장치를 배치하는 동안 장치가 적절한 위치에 있지 않으면 해당 지연 테이블의 섹션이 빨간색으로 표시되고 위치가 적절하게 조정되면 파란색으로 바뀝니다.2.2 전자기 호환성 설계 전자기 호환성에는 전자기 간섭과 전자기 내성, 즉 전자기 복사가 너무 크고 전자기 복사에 민감하다.전자기 간섭에는 전도 간섭과 복사 간섭의 두 종류가 있다.전도 간섭은 신호가 전류 형태의 전도 매체를 통해 한 전력망에서 다른 전력망으로 전도되는 것을 말한다.PCB 보드에서는 주로 접지 소음과 전원 소음으로 나타납니다.복사교란은 신호가 전자파의 형식으로 복사되여 다른 전력망에 영향을 주는것을 말한다.고속 PCB 보드와 시스템의 설계에서 고주파 신호선, 칩 핀, 커넥터 등은 안테나 특성을 가진 방사선 교란원이 될 수 있다.EMC 설계의 중요성에 따라 부품 및 PCB 레벨 설계, 접지 시스템 설계, 차폐 시스템 설계 및 필터링 설계 등 네 가지 계층으로 나눌 수 있습니다.그 중 앞의 두 가지가 중요한데, 부품과 PCB 보드급 설계는 주로 소스 부품의 선택, 회로 기판 스택, 레이아웃과 배선 등을 포함한다. 접지 시스템의 설계는 주로 접지 방식, 접지 임피던스 제어, 접지 회로와 차폐 층 접지를 포함한다.Cadence 에뮬레이션 도구에서 전자기 간섭의 에뮬레이션 매개 변수는 X, Y, Z 방향의 거리, 주파수 범위, 설계 여유, 표준 준수 등에 설정할 수 있습니다. 이 에뮬레이션은 후기 에뮬레이션에 속하며 주로 설계 요구 사항을 충족하는지 확인하기 때문에 초기 작업에서우리는 또한 전자기 간섭 이론에 근거하여 설계해야 한다. 일반적인 방법은 전자기 간섭 설계 규칙을 설계의 각 부분에 응용하여 규칙을 각 부분에서 구동하고 제어하는 것이다. 2.3 전원 완전성은 고속 회로에서 설계되고 전원과 접지의 완전성도 매우 중요한 요소이다.전원 무결성은 신호 무결성과 밀접한 관련이 있기 때문입니다.대부분의 경우 신호가 왜곡되는 주요 원인은 전원 시스템입니다.예를 들어, 접지 반발 소음이 너무 크고, 디커플링 콘덴서의 설계가 부적절하며, 다중 전원 또는 접지 평면의 분할이 좋지 않고, 지층 설계가 불합리하며, 전류 분포가 고르지 않으면 전원 완전성 문제를 초래하여 신호가 왜곡되고 신호의 완전성에 영향을 줄 수 있다.이 문제를 해결하는 주요 사상은 배전 시스템을 확정하고, 큰 크기의 회로 기판을 몇 개의 작은 크기의 판으로 구분하고, 땅의 소음에 근거하여 디커플링 용량을 확정하며, 전체 PCB 판을 고려하는 것이다.그들은 큰 전류가 회로에서 흐를 때 역할을 발휘한다. 예를 들어 칩의 대량 출력이 동시에 길을 열면 칩에서 비교적 큰 순간적 전류가 전원판 평면에서 흐른다. 칩 패키지와 전원 평면의 저항과 전감은 전원 소음을 일으킬 수 있다. 이것은 실제 접지 평면에서 전압 파동과 변화를 일으키지 않는다.노이즈는 동작의 다른 구성 요소에 영향을 줍니다.설계에서 부하용량을 낮추고 부하저항을 증가하며 접지감지를 낮추고 동시에 스위치수를 줄이면 접지탄성을 낮출수 있다.지전평면이 분할되기 때문에, 예를 들어 지층은 디지털 지면, 아날로그 지면, 차폐 지면 등으로 나뉘는데, 디지털 신호가 아날로그 지선 구역에 들어갈 때 지평면 환류 소음이 발생한다.또한 전원 계층은 선택한 장치에 따라 여러 전압 계층으로 나눌 수 있으므로 접지 장애 및 환류 소음에 특히 주의해야 합니다.배전 시스템과 디커플링 콘덴서의 선택은 전원 무결성 설계에서 매우 중요합니다.일반적으로 전원 시스템 (전원 및 접지 평면) 간의 임피던스를 최대한 낮게 유지합니다.우리는 우리가 원하는 목표 임피던스 t를 확정할 수 있다