PCB 블로그 - 좋은 PCB 보드를 만드는 방법

PCB보드를 만드는 것은 설계된 원리도를 진정한 인쇄회로판으로 만드는 것이라는 것을 누구나 다 알고 있다.이 과정을 과소평가하지 마세요.많은 것들이 원리적으로 가능하지만 공정상 실현하기 어렵거나 다른 사람이 실현할수 있고 다른 사람이 실현할수 없기에 PCB판을 만드는것은 어렵지 않지만 PCB판을 잘하는것은 쉬운 일이 아니다.마이크로 전자 분야의 두 가지 난점은 고주파 신호와 약한 신호의 처리이다.이와 관련하여 PCB 보드의 생산 수준은 특히 중요합니다.같은 원리 설계, 같은 구성 요소, 다른 사람들이 생산하는 PCB 보드는 다른 특징을 가지고 있습니다.그렇다면 우리는 어떻게 해야만 좋은 PCB 보드를 만들 수 있습니까?우리의 과거 경험에 근거하여, 나는 다음과 같은 몇 가지 방면에 대한 나의 견해를 이야기하고 싶다.

1.설계 목표를 명확히 설계 임무를 받을 때, 우선 설계 목표를 명확히 해야 한다, 일반 PCB 보드, 고주파 PCB 보드, 소신호 처리 PCB 보드, 또는 고주파와 소신호 처리를 동시에 진행하는 PCB 보드.일반 PCB 보드의 경우 레이아웃과 케이블 연결이 합리적이고 기계적 크기가 정확하며 중간 및 긴 로드가 있는 경우 로드를 줄이기 위해 몇 가지 방법을 사용해야 합니다.보드에 40MHz 이상의 신호선이 있는 경우 선 사이의 간섭과 같은 신호선을 특히 고려해야 합니다.주파수가 높으면 경로설정 길이가 더 엄격하게 제한됩니다.분포 파라미터 네트워크 이론에 따르면 고속 회로와 그 배선 간의 상호작용은 시스템 설계에서 무시할 수 없는 결정적인 요소이다.그리드의 전송 속도가 증가함에 따라 신호선의 역방향은 상응하여 증가하고 인접한 신호선 사이의 교란은 비례하여 증가할 것이다.일반적으로 고속 회로의 전력 소비량과 발열량도 매우 크다.고속 PCB를 제작할 때는 회로기판을 충분히 주의해야 한다.판에 밀리볼트급 심지어 마이크로볼트급의 미약한 신호가 있을 때 이런 신호선에 각별히 주의를 돌려야 한다.작은 신호가 너무 약하기 때문에 다른 강한 신호의 방해를 받기 쉬우므로 종종 차단 조치를 취해야 한다.신호 잡음비를 크게 낮추었다.결과적으로 유용한 신호는 소음에 잠기고 효과적으로 추출되지 않습니다.설계 단계에서는 보드의 디버깅도 고려해야 합니다.일부 작은 신호와 고주파 신호는 탐지기에 직접 추가하여 측정할 수 없기 때문에 테스트 지점의 물리적 위치와 테스트 지점의 격리 등의 요소를 무시할 수 없습니다.또한 보드의 계층 수, 사용된 어셈블리의 패키징 형태 및 보드의 기계적 강도와 같은 다른 관련 요소도 고려해야 합니다.PCB 보드를 제작하기 전에 설계의 설계 목표를 이해할 필요가 있습니다.레이아웃 및 경로설정 요구 사항에 사용되는 구성 요소의 기능에 대해 알아보십시오. 로티 및 aph에서 사용되는 아날로그 신호 증폭기와 같은 특정 구성 요소가 레이아웃과 경로설정에 특별한 요구 사항이 있다는 것을 알고 있습니다.아날로그 신호 증폭기는 안정적인 전원과 작은 문파가 필요하다.아날로그 소신호 부분은 가능한 한 전원 장치에서 멀리 떨어져 있어야 합니다.OTI 보드에서 작은 신호 증폭 부분에는 잡다한 전자기 간섭을 차단하기 위한 차폐 덮개도 따로 장착되어 있다.NTOI 보드에 사용되는 glink 칩은 ECL 공정을 사용하여 많은 전력을 소비하고 열을 발생시킵니다.레이아웃할 때는 발열 문제를 특별히 고려해야 합니다.자연 발열을 사용할 경우 GLINK 칩은 공기 순환이 상대적으로 안정된 곳에 배치해야합니다.,또한 발산되는 열은 다른 칩에 큰 영향을 미치지 않는다.만약 판에 스피커나 기타 고출력 설비가 설치되어 있다면, 전원에 심각한 오염을 초래할 수도 있고, 또한 충분한 주의를 기울여야 한다.컴포넌트 레이아웃을 고려할 때 가장 먼저 고려해야 할 요소 중 하나는 전기 성능입니다.연결과 밀접한 관련이 있는 부품은 가능한 한 함께 놓아야 한다.특히 일부 고속선로의 경우 배치가 될수록 짧아야 한다.전원 신호와 작은 신호 장치는 분리해야 한다.회로 성능을 만족시키는 전제하에 부속품의 배치가 정연하고 아름다워 테스트하기 편리함을 고려해야 한다.회로기판의 기계적 크기와 콘센트의 위치도 꼼꼼히 고려해야 한다.고속 시스템에서 서로 연결되는 접지와 전파 지연 시간도 시스템 설계에서 가장 중요한 고려 요소이다.신호선의 전송 시간은 전체 시스템의 속도, 특히 고속 ECL 회로에 큰 영향을 미칩니다.집적 회로 블록 자체의 속도는 매우 높지만 백플레인에 일반 연결 회선 (약 30cm) 을 사용했기 때문입니다.2ns 지연) 지연 시간을 증가시켜 시스템 속도를 크게 낮출 수 있습니다.다른 보드에 대한 시계 신호는 이기 때문에 위치 이동 레지스터와 동기화 카운터와 같은 동기화 작업 부품을 같은 보드에 놓습니다. 전송 지연 시간이 같지 않기 때문에 위치 이동 레지스터 주 오류가 발생할 수 있습니다.보드에 놓을 수 없는 경우 공통 클럭 소스에서 각 플러그인 보드까지의 클럭 선 길이는 동기화가 중요한 지점에서 동일해야 합니다.케이블 연결에 대한 고려는 OTNI와 별 광섬유 네트워크의 설계가 완료됨에 따라 앞으로 100MHz 이상의 고속 신호선에 대한 보드 카드가 더 많이 설계될 것입니다.여기서 고속 노선의 일부 기본 개념을 소개할 것이다.전송선: 인쇄 회로 기판의 모든 긴 신호 경로는 전송선으로 간주될 수 있습니다.만약 선로의 전파 지연 시간이 신호 상승 시간보다 훨씬 짧다면, 신호 상승 기간에 발생하는 어떠한 반사도 잠길 것이다.오버 스핀, 백스핀, 벨은 더 이상 존재하지 않습니다.대부분의 현재 MOS 회로의 경우 회선 전송 지연 시간 대비 상승 시간의 비율이 훨씬 높기 때문에 신호 왜곡 없이 미터 단위로 흔적선을 측정할 수 있습니다.더 빠른 논리 회로, 특히 초고속 ECL집적회로의 경우 가장자리 속도의 증가로 인해 다른 조치를 취하지 않으면 흔적선의 길이를 크게 줄여 신호의 완전성을 유지해야 한다.relat에서 고속 회로를 작동시키는 두 가지 방법이 있습니다.