PCB 블로그 - EMI 방사선을 제어하는 PCB 보드 계층형 스태킹

이 글은 PCB 보드의 기본 레이아웃에서 시작하여 EMI 방사선을 제어하는 계층형 PCB 보드 스택의 역할과 설계 기술을 논의합니다.EMI 문제를 해결할 수 있는 여러 가지 방법이 있습니다.현대 EMI 억제

1. 전원 모선은 IC 전원 핀의 부근에 용량이 적합한 콘덴서를 합리적으로 배치하여 IC 출력 전압 점프를 빠르게 변경할 수 있다.그러나 문제는 여기서 끝나지 않았다.콘덴서의 주파수 응답이 제한되어 있기 때문에 전체 주파수 대역에서 IC 출력을 깨끗하게 구동하는 데 필요한 고조파 출력을 생성하지 못하게 합니다.또한 전원 모선에서 발생하는 순간적 전압은 공통 모드 EMI 간섭의 주요 원천인 디커플링 경로의 전감에서 압력 강하를 발생시킵니다.우리는 이 문제들을 어떻게 해결해야 합니까?우리 보드의 IC의 경우 IC 주변의 전원 평면은 이산 콘덴서에서 누출된 에너지를 수집하고 깨끗한 출력에 고주파 에너지를 제공하는 좋은 고주파 콘덴서로 간주 될 수 있습니다.또한 좋은 전원 계층의 감응은 작아야 하며, 감응으로 합성된 순간적 신호도 작아 공통 모드 EMI를 낮춰야 한다.물론 전원 계층에서 IC 전원 핀까지의 연결은 가능한 한 짧아야 합니다. 디지털 신호의 상승 추세가 점점 빨라지고 IC 전원 핀이 있는 용접판에 직접 연결되기 때문에 별도로 논의됩니다.공통 모드 EMI를 제어하기 위해 전력 평면은 디커플링이 용이하고 전기 감각이 충분히 낮도록 설계된 합리적인 전력 평면 쌍이어야 합니다.어떤 사람은 그것이 얼마나 좋은지 물어볼 수 있습니다.이 질문에 대한 대답은 전원 공급 장치의 계층, 계층 간의 재료 및 작동 빈도 (즉, IC 상승 시간의 함수) 에 달려 있습니다.일반적으로 전력층의 간격은 6mil이고 중간층은 FR4 재료이며 전력층의 평방인치당 등효용량은 약 75pF이다.분명히 층 간격이 작을수록 용량이 커진다.상승시간이 100~300ps인 부품은 많지 않지만 현재 IC의 발전속도로는 상승시간이 100~300ps 범위내의 부품이 큰 비률을 차지하게 된다.상승시간이 100~300ps인 회로의 경우 3mil 계층 간격은 더 이상 대부분의 응용프로그램에 적용되지 않습니다.당시 층 간격이 1밀이 이하인 계층화 기술을 사용하고 FR4 개전 재료 대신 매우 높은 개전 상수를 가진 재료를 사용할 필요가 있었다.이제 세라믹과 세라믹은 100 ~ 300ps 상승 시간 회로의 설계 요구 사항을 충족시킬 수 있습니다.앞으로 새로운 재료와 방법이 채택될 수도 있지만, 오늘날 흔히 볼 수 있는 1~3ns 상승 시간 회로, 3~6mil 층 간격, FR4 전매체 재료의 경우 일반적으로 고급 고조파를 처리하고 충분히 낮은 순간을 유지할 수 있다. 즉, 공통 모드 EMI는 매우 낮을 수 있다.이 문서에서 제시된 PCB 보드 계층형 스태킹 설계 예는 계층 간격을 3-6 밀이로 가정합니다.전자기 차단은 신호 경로의 관점에서 볼 때, 좋은 계층화 전략은 모든 신호 흔적선을 전원이나 접지층 옆의 한 층 또는 몇 층에 배치하는 것이다.전력에 대해 좋은 계층화 전략은 전력층이 지상층과 인접해 있고 전력층과 지상층 사이의 거리가 가능한 한 작아야 한다. 이것이 바로 우리가 말하는"계층화"전략이다.4 계층 구조 4 계층 구조 설계에는 몇 가지 잠재적인 문제가 있습니다.우선 두께가 62밀이인 전통적인 4층판의 경우 신호층이 외층에 있고 전원층과 접지층이 내층에 있더라도 전원층과 접지층 사이의 거리는 여전히 너무 크다.비용이 필요한 경우 다음 두 가지 기존 4 계층 구조의 대안을 고려하십시오.이 두 솔루션 모두 EMI 억제 성능을 향상시킬 수 있지만 보드의 구성 요소 밀도가 충분히 낮고 구성 요소 주위에 필요한 전원 구리 레이어를 배치할 수 있는 충분한 면적이 있어야 합니다.PCB의 바깥쪽은 접지층이고 가운데 두 층은 신호/전원층이다.신호층의 전원은 넓은 흔적선을 사용하여 배선하기 때문에 전원 전류의 경로 저항이 비교적 낮고 신호 마이크로밴드 경로의 저항도 비교적 낮다.EMI 제어의 관점에서 볼 때, 이것은 기존의 4 레이어 PCB 보드 구조입니다.두 번째 시나리오에서는 외층은 전원과 접지를 수신하고 중간 2층은 신호를 수신한다.이 방안은 기존 4층판에 비해 개선이 적고 층간 저항이 기존 4층판과 마찬가지로 떨어진다.흔적선 임피던스를 제어하려면 이 같은 스택 방안은 전원과 접지 동도 아래에서 매우 조심스럽게 흔적선을 배선해야 한다.또한 전원 또는 접지 평면의 구리 섬은 직류 및 저주파 연결을 보장하기 위해 가능한 한 긴밀하게 상호 연결되어야합니다.6 계층 구조는 4 계층 구조의 어셈블리 밀도가 상대적으로 높은 경우 6 계층 구조로 구성됩니다.그러나 6층판 설계의 일부 스택 방안은 전자장을 차단하기에 부족하며 전원 모선의 순간적 신호를 낮추는 데 큰 영향을 미치지 않는다.다음은 두 가지 예를 토론하겠습니다.예를 들어, 전원 공급 장치는 계층 2와 계층 5에 배치됩니다.전원 구리 패키지의 높은 임피던스로 인해 공통 모드 EMI 방사선을 제어하는 것은 매우 불리합니다.그러나 신호 임피던스 제어의 관점에서 볼 때 이 방법은 매우 정확합니다.두 번째 예제에서는 전원 공급 장치를 계층 3과 계층 4에 배치합니다.이 설계는 전원 구리 패키지의 임피던스 문제를 해결합니다.1층과 6층의 전자기 차폐 성능이 떨어지기 때문에 차형 EMI가 증가한다.만약 두 외층의 신호선의 수량이 비교적 낮고 흔적선의 길이가 비교적 짧다면 (s