정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
현상 1: 이 PCB 보드는 PCB 설계에 대한 요구가 높지 않기 때문에 더 가는 도선을 사용하고 자동으로 배열합니다. 평론: 자동 배선은 불가피하게 더 큰 PCB 면적을 차지하게 되며, 동시에 수동 배선보다 몇 배 더 많은 구멍을 생성합니다.대량은 하나의 큰 제품에서 상업적요소외에 PCB제조업체의 가격인하에서 고려하는 요소는 또 선폭과 과공수량도 있는데 그들은 각각 PCB의 생산량과 소모된 드릴수량에 영향을 미치는데 이는 공급업체의 원가를 절약하고 가격인하의 원인도 찾아냈다.
현상2: 이 버스 신호들은 모두 저항에 의해 당겨져서 나는 안심이 된다.
댓글: 신호가 위아래로 당겨야 하는 원인은 많지만 모든 것이 당겨야 하는 것은 아니다.상단 당김과 하단 저항기는 간단한 입력 신호를 당겨 전류가 수십 마이크로암페어보다 작지만 구동 신호를 당길 때 전류는 밀리암페어 수준에 도달한다.현재 시스템은 일반적으로 각각 32비트의 주소 데이터를 가지고 있으며, 244/245 격리 버스 및 기타 신호가 위로 당겨지면 이러한 저항기는 몇 와트의 전력 소비량을 소모합니다.
현상 3: CPU와 FPGA의 이러한 미사용 I/O 포트를 어떻게 처리합니까?우선 그것을 비우고 있다가 다시 이야기하자.
코멘트: 사용되지 않는 I/O 포트가 부동으로 유지되면 울타리 회로의 회전 횟수에 따라 외부의 간섭이 적고 MOS 장치의 전력 소비량이 좌우되는 반복 진동 입력 신호가 될 수 있습니다.만약 그것이 당겨진다면, 각 핀에도 마이크로암페어의 전류가 있기 때문에 가장 좋은 방법은 그것을 출력 (물론 외부에 연결할 수 있는 다른 구동 신호가 없다) 현상으로 설정하는 것이다4: 이 FPGA는 아직 밖에 나갈 수 없는 남은 것이 많기 때문에 우리가 한번 공연해 보자.코멘트: FGPA의 전력 소비량은 사용된 트리거 수 및 트리거 수에 비례하므로 동일한 유형의 FPGA는 회로와 시간에 따라 100배 차이가 날 수 있습니다.고속 뒤집기에 사용되는 트리거의 수를 최소화하는 것이 FPGA 전력 소비량을 줄이는 기본적인 방법입니다.
현상 5: 이 작은 칩들의 전력 소비량은 매우 낮기 때문에 논평을 고려할 필요가 없다: 내부의 복잡하지 않은 칩은 전력 소비량을 확정하기 어렵다. 주로 핀의 전류에 의해 결정된다. ABT16244, 무부하 전력 소비량은 1mA보다 작을 수 있다.그러나 그 지표는 각 핀이 60mAh의 부하 (예를 들어 수십 옴의 저항과 일치) 를 구동할 수 있다는 것이다. 즉, 전체 부하의 최대 전력 소비량은 60 * 16 = 960mAh에 달할 수 있다. 물론 전원에 이렇게 큰 전류가 있을 뿐 모든 열은 부하에 떨어진다.
현상 6: 메모리에는 많은 제어 신호가 있습니다.PCB 보드는 OE 및 WE 신호만 사용해야 합니다.칩 선택은 접지해야 하며, 이렇게 하면 데이터가 읽기 조작 과정에서 더욱 빨리 나올 수 있다.
코멘트: 칩이 올바르게 선택되었을 때 (OE 및 WE 상관 없이) 대부분의 메모리는 칩이 올바르게 선택되었을 때보다 100배 이상 더 많은 전력을 소비합니다.따라서 다른 요구 사항만 충족되면 가능한 한 CS를 사용하여 칩을 제어해야합니다.칩 선택 펄스의 폭을 줄일 수 있다.
현상7: 왜 이런 신호가 과격한가?잘 일치하기만 하면 평론은 제거될수 있다. 100BASE-T, CML과 같은 소수의 특정신호외에 또 초과조정이 있어 크지만 않으면 반드시 일치해야 하는것은 아니며 일치하더라도 일치할 필요가 없다.최상의예를 들어, TTL의 출력 임피던스는 50옴 미만이고 일부는 20옴 미만입니다.만약 이렇게 큰 일치저항을 사용한다면 전류는 매우 크고 전력소모는 접수할수 없으며 신호폭은 너무 작아 사용할수 없게 된다.이밖에 출력고전평이 출력저전평시와 같을 때 일반신호의 출력저항이 같지 않고 완전한 일치를 실현할수 없다.따라서 과충만 실현되면 TTL, LVDS, 422 및 기타 신호의 일치는 허용됩니다.
현상 8: 전력 소비량을 줄이는 것은 하드웨어 인력의 일이며 소프트웨어와 무관하다
