PCB 뉴스 - DDR PCB 레이아웃 규칙

DDR PCB 보드 레이아웃 규칙

일반 인쇄 PCB 회로기판의 배선에서는 신호가 저속 신호이기 때문에 3W 원리의 기본 배선 규칙 하에서 일반적으로 신호의 흐름에 따라 연결되며 일반적으로 문제가 발생하지 않는다.그러나 신호가 100M 이상이면 배선에 매우 신경을 쓴다.최근 최대 300M의 DDR 신호를 배포했기 때문에 DDR 신호의 배선 원리와 기술을 상세히 설명할 것입니다.

고속 시스템은 일반적으로 저압 신호를 사용하는데, 이러한 신호는 전압이 낮고 흔들림이 적어 속도를 높이고 전력 소비를 줄이기 쉽다.내부 저항 최소화 (예: 전기 평면 사용, 다중 구멍 뚫기, 케이블 연결 거리 단축, 낮은 전압 신호를 생성하기 위해 고압 전송이 끝날 때 저항기 사용)SDRAM, DDR-I, DDR-III 및 DDR-III의 신호 전압은 1 미만이므로 점점 더 안정화하기가 어렵습니다.전원 공급 장치가 부족하면 메모리가 안정적으로 작동하지 않습니다.신호 무결성 및 전송선의 개념은 더 이상 설명하지 않는 비교적 전문적인 시스템 지식입니다.이제 신호 무결성과 전송선의 개념을 이해하지 못하더라도 다음 기본 규칙을 따르십시오.배포된 DDR 고속 신호판은 문제가 되지 않습니다.

1) DDR과 마스터 칩은 가능한 한 가깝습니다.DDR 고속 신호의 모든 차등 신호 쌍의 길이는 엄격히 동일해야 하며 (최대 50 밀리 이어의 이중화를 허용합니다.) 모든 신호선과 시계선의 길이는 2500 밀리 이어를 초과해서는 안 됩니다.0개의 오버홀을 시도합니다.소자층 아래에는 반드시 접지가 좋은 접지층이 있어야 하며 모든 흔적선은 접지분조를 통과할수 없다. 다시말하면 소자층에서 접지층을 통과하면 신호선과 교차하는 접지분계선이 보이지 않는다.이 경우 400M DDR은 기본적으로 문제가 없습니다.다른 3W, 20H 규칙은 가능한 한 많이 실행할 수 있습니다.

2) 주소 및 명령 신호 그룹: 완전한 접지 및 전원 평면을 유지합니다.특성 임피던스는 50 ½ 60 ° 로 제어됩니다.신호 그룹과 다른 비 DDR 신호 사이의 거리를 최소 20밀리 이어로 유지합니다.그룹의 신호는 DDR 클럭 선의 길이와 일치해야 하며 간격은 최소 500 밀이어야 합니다.직렬 일치 저항 RS의 값은 0ï½ 33 Isla ◇이고 병렬 일치 저항 RT의 값은 25ï½ 68 Isla ◇여야 합니다.이 그룹의 신호는 데이터 신호 그룹과 동일한 저항기 행에 있으면 안 됩니다.

3) 제어 신호 그룹: 제어 신호 그룹의 신호가 가장 적고 시계만이 칩과 두 개의 신호를 선택할 수 있습니다.참조할 수 있는 전체 접지 평면과 전원 평면이 여전히 필요합니다.직렬 일치 저항 RS의 값은 0 ½ 33 섬이고 병렬 일치 단자 저항 RT의 값은 25 ½ 68 섬입니다.직렬 교란을 방지하기 위해서, 이 그룹의 신호는 데이터 신호와 같은 저항기 줄에 있을 수 없다.

4) 데이터 신호 그룹: 지면을 기준으로 신호 회로에 완전한 지면을 제공합니다.특성 임피던스는 50 ½ 60 ° 로 제어됩니다.선가중치는 클럭 신호 폭과 같을 수 있습니다.다른 비 DDR 신호와 최소 20 밀이 분리됩니다.길이 일치는 바이트 채널 단위로 설정됩니다.각 바이트 채널의 데이터 신호 DQ, 데이터 선택 DQS 및 데이터 차폐 신호 DM의 길이 차이는 ± 100mil 이내로 제어해야 합니다 (매우 중요함). 서로 다른 바이트 채널의 신호 길이 차이는 500mil 이내여야 합니다.일치하는 DM 및 DQS에 직렬로 연결된 일치 저항 RS는 0-33 섬이며 병렬 일치 단자 저항 RT의 값은 25-68 섬입니다.저항 행이 일치하는 경우 데이터 저항 행에 다른 DDR 신호가 없어야 합니다.

5) 클럭 신호: 접지 평면을 기준으로 전체 클럭 회로의 배선에 완전한 접지 평면을 제공하고 회로 전류에 저항성이 낮은 경로를 제공합니다.차동 클럭 신호이므로 경로설정하기 전에 선가중치와 선 간격을 미리 설계하고 CPU의 차동 임피던스 요구 사항을 이해한 다음 이 구속에 따라 경로설정해야 합니다.모든 DDR 차등 클럭 신호는 레이어에서 레이어로 변환되지 않도록 키 평면으로 라우팅해야 합니다.선폭과 차분 간격은 3W 원리를 확보해야 하며, 신호선의 단선 임피던스는 50-60섬 이내, 차분 임피던스는 100-120섬 이내로 통제해야 한다.시계 신호와 기타 신호 사이의 거리는 최소 20밀리 귀 * 를 유지하여 다른 신호를 방해하지 않도록 해야 한다.뱀 모양의 흔적선 사이의 간격은 20밀리 귀보다 작아서는 안 된다.직렬 단자 저항의 RS 값은 15 ï½ 33 Isla ◇이고 병렬 단자 저항 RT 옵션 값은 25 ï½ 68 Isla ◇입니다.(원리도를 설계할 때 단접저항의 값은 저항과 련결되여야 한다.)

6) 디커플링 콘덴서는 전원 부분의 칩의 전원 핀에 위치해야 합니다.신호가 근처에서 저저항으로 돌아올 수 있도록 별도의 전원층과 접지층이 있어야 한다.전원 공급 장치와 접지층은 가능한 한 구멍을 뚫어 전기 연결이 충분하고 원활해야 한다.

위의 규칙과 기술을 따르는 한 LAYOUT의 DDR 고속 신호는 문제가 없습니다.각 신호의 등장처리에서 신호선로의 길이에 허용오차를 확보하기 위하여 의도적으로 장거리경로처리를 사용할수 있으며 일반적으로 뱀선로를 사용하여 배선한다."등장 경로설정" 을 자주 볼 수 있습니다.사실 길이가 같은 것은 목적이 아니다.진정한 목적은 설정과 유지 시간, 동일한 주파수와 위상을 충족시키고 샘플링이 정확하다는 것입니다.등장은 이 목적을 실현하는 가장 간단한 방법이며 선로의 길이를 정량적으로 분석해야 한다.온라인 특성 임피던스 제어의 경우, 일반적으로 회선의 두께를 요구해야 하지만, 각 보드 제조업체의 생산 공정과 개전 상수가 다르기 때문에 보드 제조업체가 신호선의 특성 임피던스를 제어하도록 요구할 필요가 있다.