PCB 뉴스 - ICT 기술의 경계 스캔

ICT 기술의 경계 스캔

보드 제조업체의 80~90% 에서 ICT 테스터는 각 회로 노드에 적어도 하나의 테스트 포인트를 요구합니다.그러나 장비 집적도가 높아지고 기능이 강해지고 패키징이 작아지면서 SMT 처리 소자 수 증가, 다중 레이어 보드 사용, PCBA 보드 소자 밀도가 증가함에 따라 각 노드에 프로브를 배치할 필요가 있습니다. 이는 매우 어려워졌습니다.테스트 포인트를 늘리기 위해 제조 비용을 늘렸습니다.또한 강력한 장비의 테스트 라이브러리를 개발하기가 어려워지고 개발 주기가 길어집니다.이를 위해 공동 테스트 기구(JTAG)는 IEEE1149.1 테스트 표준을 발표했다.

IEEE1149.1은 스캔 장치의 몇 가지 중요한 특성을 정의합니다.첫째, TDI, TDO, TCK, TMS(TRST) 등 테스트 액세스 포트(TAP)를 구성하는 네 개의 핀을 정의합니다.테스트 모드 선택(TMS)은 제어 정보를 로드하는 데 사용됩니다.둘째, TAP 컨트롤러를 정의했다. 외부 테스트(EXTEST), 내부 테스트(INTEST), 실행 테스트(RUNTEST) 등 다양한 테스트 모드를 지원한다.마지막으로 경계 스캔 언어(boundary scan Description language)를 제시했고 BSDL 언어는 스캔 장치의 중요한 정보를 설명했습니다.핀을 입력, 출력 및 양방향 유형으로 정의하고 TAP 모드 및 명령 세트를 정의합니다.

경계 검색이 있는 장치의 각 핀은 검색 장치라고 하는 Serial 변위 레지스터(SSR)의 셀에 연결됩니다.스캔 단위는 장치 지시선을 제어하고 감지하기 위해 위치 이동 레지스터 체인을 형성하기 위해 연결되어 있습니다.발특정 네 개의 핀은 테스트 작업을 완료하는 데 사용됩니다.

TAP를 통해 여러 스캔 장치의 스캔 체인을 연결하여 연속 경계 레지스터 체인을 형성합니다.체인의 머리에 TAP 신호를 추가하면 체인에 연결된 장치의 모든 핀을 제어하고 감지할 수 있습니다.이러한 가상 액세스는 장치의 각 핀에 대한 핀셋 고정장치의 물리적 접촉을 대체하고, 가상 액세스는 실제 물리적 액세스를 대체하며, PCB 보드 공간을 많이 사용하는 테스트 용접판을 제거하여 PCB 및 고정장치의 제조 비용을 절감합니다.

테스트 전략으로서 테스트 가능한 PCB를 설계할 때 특수 소프트웨어를 사용하여 스캔 기능이 있는 회로 지점과 장치를 분석하여 테스트 커버리지를 낮추지 않고 제한된 수의 테스트 지점을 효과적으로 배치하는 방법을 결정할 수 있습니다.테스트 포인트 및 테스트 핀을 줄이는 가장 경제적인 방법

경계 스캐닝 기술은 테스트 포인트를 늘릴 수 없는 어려움을 해결했다.더 중요한 것은 테스트 모드를 생성하는 간단하고 빠른 방법을 제공한다는 것이다.소프트웨어 도구를 사용하여 BSDL 파일을 Teradyne의 Victory 및 GenRad의 Basic Scan and Scan Path Finder와 같은 테스트 모드로 변환할 수 있습니다.복잡한 테스트 라이브러리 작성의 어려움 해결

TAP 액세스 포트는 CPLD, FPGA 및 플래시 메모리와 같은 온라인 프로그래밍(시스템 내 프로그램 또는 보드 프로그램)에도 사용할 수 있습니다.

ipcb는 isola 370hr PCB, 고주파 PCB, 고속 PCB, ic 기판, ic 테스트보드, 임피던스 PCB, HDI PCB, 강성 플렉시블 PCB, 블라인드 PCB, 고급 PCB, 마이크로파 PCB, telfon PCB 등 고품질의 PCB 제조업체이다.