smt 제품의 설계와 조립 과정에서 표면 부착 부품의 선택과 디자인은 매우 중요한 관건적인 부분이다.따라서 설계 초기 단계에서 부품의 전기 성능과 기능을 자세히 결정해야 합니다.설계 단계에서는 표면 설치 어셈블리의 포장 형태와 구조를 결정해야 합니다.표면에 장착된 용접점은 기계적 연결점이자 전기적 연결점입니다.합리적인 선택은 PCB 설계 밀도, 생산성, 테스트 용이성 및 신뢰성을 향상시키는 데 결정적인 영향을 미칩니다.
표면 마운트 어셈블리와 삽입 어셈블리는 기능적으로 다르지 않습니다.차이점은 구성 요소의 포장입니다.표면에 장착된 패키지는 용접 과정에서 높은 우유 온도를 견뎌야 하며, 그 부품과 기판은 일치하는 열팽창 계수를 가져야 한다.제품 설계에서 이러한 요소를 충분히 고려해야 합니다.
1. 표면 설치 구성 요소 선택
서피스 패치 어셈블리는 소스가 있는 어셈블리와 없는 어셈블리의 두 가지 범주로 나뉩니다.바늘 모양에 따라 갈매기 날개형과 J형으로 나뉜다.다음은 이 범주의 구성 요소 선택에 대해 설명합니다.
1. 소스 없는 컴포넌트
소스 없는 부품에는 주로 직사각형 또는 원통형 모양의 단일 세라믹 콘덴서, 탄탈럼 전기 용기 및 두꺼운 막 저항기가 포함됩니다.원통형 소스 없는 컴포넌트를 MELF라고 합니다.롤백 용접은 스크롤하기 쉽습니다.특별한 패드 디자인이 필요하며 일반적으로 피해야 합니다.직사각형 소스 없는 컴포넌트를 "칩" 칩 컴포넌트라고 합니다.그것들은 부피가 작고 무게가 가벼우며 미생물 충격과 충격에 강하고 기생 손실이 낮다.그것들은 각종 전자 제품에 광범위하게 응용된다.좋은 용접성을 얻기 위해서는 니켈 도금 차단층을 선택해야 한다.
2. 소스 장치
표면에 설치된 칩 캐리어는 주로 세라믹과 플라스틱의 두 가지 유형이 있다.
세라믹 칩 패키지의 장점은 다음과 같습니다.
1) 양호한 기밀성 및 내부 구조에 대한 양호한 보호
2) 신호 경로가 짧아지고 기생 매개변수, 소음 및 지연 특성이 크게 개선
3) 전력 소비량 감소단점은 용접고를 녹일 때 발생하는 응력을 지시선이 없이 흡수하기 때문에 패키지와 라이닝 사이의 CTE 불일치로 용접 과정에서 용접점이 파열될 수 있다는 것이다.
가장 많이 사용되는 세라믹 웨이퍼 캐리어는 지시선이 없는 세라믹 웨이퍼 캐리어 LCCC입니다.
플라스틱 포장은 군용과 민용 제품의 생산에 광범위하게 응용되고 있으며 양호한 성가비를 가지고 있다.그 포장 형식은 작은 폼 팩터 트랜지스터 SOT,소형 집적회로 SOIC;플라스틱 패키징 지시선 칩 캐리어 PLCC;작은 외형의 J 패키지;플라스틱 플랫 포장 PQFP.
PCB 면적을 효과적으로 줄이기 위해 부품의 기능과 성능이 같을 때 20발 미만의 SOIC, 20-84발 이상의 PLCC, 84발 이상의 PQFP를 선호한다.
2. 적합한 포장을 선택하면 주요 장점은 다음과 같다.
1.PCB 회로기판 면적을 효과적으로 절약한다;
2.더 나은 전기 성능 제공;
3. 습기 및 기타 환경으로부터 부품 내부를 보호합니다.
4. 좋은 의사소통과 연계를 제공한다.
5. 발열을 방지하고 전송 및 테스트를 용이하게 합니다.