PCB技術 - 新しいマイクロエレクトロニクス実装技術の紹介と解析

はじめに

回路 基板産業は国家経済の発展の鍵になった, および集積回路デザイン, 製造, そして、パッケージングとテストは、集積回路産業の3.つの柱です. これはすべてのレベルと業界でのリーダーのコンセンサスです. マイクロエレクトロニクスパッケージングは電気に直接影響するばかりではない, 機械, 光学, 集積回路自体の熱性能, しかし、その信頼性とコストにも影響します. また、小型化を決定する, 多機能, 信頼性とコスト, マイクロエレクトロニクスパッケージは人々からますます注目を集めている, そして国内外の活発な発展段階にある. この記事は1990年代以降の新しいマイクロエレクトロニクスパッケージング技術の急速な発展をレビューしようとする, ボールアレイパッケージ（BGA）、チップサイズパッケージ（CSP）、ウェハレベルパッケージ（WLP）、3次元パッケージ（3 D）、システムパッケージ（SIP）などの技術を含む。開発状況と技術的特性を紹介する. 同時に, マイクロエレクトロニクス三レベルパッケージングの概念について述べた. そして、私の国の新しいマイクロエレクトロニクスパッケージング技術の開発のためにいくつかの考えと提案を提出してください. この記事は1990年代以降の新しいマイクロエレクトロニクスパッケージング技術の急速な発展をレビューしようとする, ボールアレイパッケージ（BGA）、チップサイズパッケージ（CSP）、ウェハレベルパッケージ（WLP）、3次元パッケージ（3 D）、システムパッケージ（SIP）などの技術を含む。開発状況と技術的特性を紹介する. 同時に, マイクロエレクトロニクス三レベルパッケージングの概念について述べた. そして、私の国の新しいマイクロエレクトロニクスパッケージング技術の開発のためにいくつかの考えと提案を提出してください.

マイクロエレクトロニクス三レベルパッケージング

マイクロエレクトロニクス実装のためには、まず3レベルパッケージングの概念を説明しなければならない。一般に、マイクロエレクトロニクス・パッケージングは3つのレベルに分けられる。いわゆる第1レベルパッケージングは、半導体ウェハが分割された後に、適切なパッケージング形態で1つ以上の集積回路チップをカプセル化し、チップの溶接領域とパッケージの外部ピンとのワイヤボンディング（WB）およびキャリアテープを使用することである。自動ボンディング（TAB）とフリップチップボンディング（FCB）は、それらが実用的な機能で電子部品またはアセンブリになるように接続されています。最初のレベルのパッケージは2つのカテゴリ：シングルチップモジュール（SCM）とマルチチップモジュール（MCM）が含まれます。第3のレベルパッケージングは、完全なシステムを形成するために三次元パッケージを形成するためにレイヤー選択、相互接続ソケットまたはフレキシブル回路基板を経て第2のレベルパッケージされた製品をマザーボードに接続することになっている。このレベルのパッケージングは、コネクタ及び積層体の組立及び可撓性回路基板及び関連材料、設計及び組立技術を含むべきである。このレベルはシステムインパッケージとも呼ばれます。いわゆるマイクロエレクトロニクスパッケージは、1極パッケージングから3極実装までのすべての技術的内容を含む全体的な概念である。私たちは、私たちの既存の知識を国際的なマイクロエレクトロニクス・パッケージングの軌跡に持っていかなければなりません。そして、それは私の国のマイクロ電子パッケージング産業と外国の間の技術的な交換に利益を与えるだけでなく、私の国のマイクロ電子パッケージング自体の開発も利益を得ます。

新しいマイクロエレクトロニクス実装技術

集積回路パッケージの歴史は3段階に分けられる。1970年代以前の第一段階は主にカートリッジ型包装であった。元の金属円形（to - type）パッケージ、後のセラミック二重インラインパッケージ（CDIP）、セラミックガラスデュアルインラインインラインパッケージ（CERDIP）とプラスチックデュアルインラインパッケージ（PDIP）を含む。特にpdipは，優れた性能，低コスト，大量生産により主流の製品となっている。第二段階では，1980年代以降，表面実装型の4面リードパッケージが主であった。その際，電子実装の分野で表面実装技術を革命と呼び，急速に発展した。それに対応して、プラスチック実装チップパッケージ（PLCC）、プラスチッククワッドフラットパッケージ（PQFP）、プラスチック小アウトラインパッケージ（PSOP）、およびリードレスのクワッドフラットパッケージなどの表面実装技術に適合したパッケージング形態の数は、パッケージング形態が急速に発展し発展してきた。高密度，小型リードピッチ，低コスト，表面実装に適したpqfpは，この時期の主要製品となった。1990年代以降の第三段階は，主にエリアアレイパッケージの形態であった。薄膜多層基板MCM（MCM‐D），プラスチック多層プリント基板MCM（MCM‐L）および厚膜基板MCM（MCM‐C／D）

3Dパッケージ

3Dパッケージングの3つの主要なタイプがある。現在3つの主要な方法があります：1つは、様々な基板または多層配線誘電体層のR、CまたはICコンポーネントを「埋め込む」ことになっていて、それから三次元パッケージングを達成するために、上部層実装SMCおよびSMD、この構造を埋め込み3 Dパッケージングと呼ぶ第2は、シリコンウエハスケール集積（WSL）後にアクティブ基板上に多層配線を実装し、次いで、上部層SMCおよびSMDを実装して3次元パッケージを形成することである。この構造をアクティブ基板型3 Dパッケージと呼ぶ第3のタイプは、複数のベアチップ、パッケージ化されたチップ、マルチチップ部品、さらにはウエハを積層することによって2 Dパッケージに基づいている。三次元パッケージを形成するために相互接続する。この構造を積層3次元パッケージと呼ぶ。これらの3 Dパッケージングタイプの中で、最速の成長は、スタックされたベアチップパッケージです。理由は二つある。第一に、携帯電話や他の消費者向け製品の巨大な市場は、機能を増加させながらパッケージの厚さを減らすことを要求する。第二に、それが使用するプロセスは基本的に伝統的なプロセスと互換性があり、それは大量生産し、改善のすぐ後に市場に置くことができます。Prismarks予報によると、世界の携帯電話販売は、2006年に2001年の393 mから785 m - 1140 mまで増加します。年間成長率は15〜24 %に達する。このため，積層ベアチップパッケージは，2006年から50〜60 %の割合で成長すると推定される。積層ベアチップパッケージの外観を示す。その現状と開発動向を表3に示す。

積層ベアチップ実装には2つの積層方法がある。一つはピラミッド型で、ベアチップのサイズは底層から小さくなって小さくなっているもう一つはカンチレバー型であり、積層チップのサイズは同じである。携帯電話への適用の初期段階では，スタックされたベアチップパッケージングは，主にスタックフラッシュメモリとSRAMを一緒にした。現在、フラッシュメモリ、DRAM、ロジックICおよびアナログICを積層することができる。積層ベアチップ実装に関わる主要技術は次の通りである。（1）携帯電話やその他の製品としては、薄型化、薄型化が要求される。積層チップの数は増加し続けているので、チップを薄くする必要がある。ウエハ薄化の方法は、機械研磨、化学エッチング、またはADP（雰囲気下流プラズマ）を含む。機械的研削加工は、一般に150 mg／m・mであり、プラズマエッチング法は100・1／4 m・mであり、75〜50 mm×1／mの間引きが進行中である（2）低アークボンディングは、チップ厚が150×1／m以下であり、高ボンディングアークは150×1／m以下でなければならず、現在のところ、25×1／4 mのワイヤの通常ボンディングアーク高さは125×1／4 mであるが、逆ワイヤボンディング最適化工程の後、アーク高さは75・1／4 m以下に達することができる。同時に、逆ワイヤボンディング技術は、異なるボンディング層の間のギャップを確保するために曲げ工程を追加する必要がある（3）片持ち梁のワイヤボンディング技術、片持ち梁の長さ、接合時のチップ変形、設計、最適化を最適化しなければならない。プロセスウェーハバンプ製造技術（5）ボンディングワイヤのノースウィング（ノスイープ）成形技術ボンディングワイヤ密度が高く，長さが長く，複雑な形状になるため，短絡の可能性が増す。低粘度モールディングコンパウンドを使用して、モールディング化合物の転送速度を減らすことは、ボンディングワイヤの揺れを減らすのを助ける。現在，ボンディングワイヤなしスイング（nosweep）成形技術が開発されている。

ボールアレイパッケージ( BGA )

パッケージ配列（BGA）は、世界で1990年代初期に開発された新しいタイプのパッケージです。

BGAパッケージのI／O端子は、円形または柱状のはんだ接合の形でパッケージの下に分布する。BGA技術の利点は、I／Oピンの数が増加したが、ピン間隔は減少しないが増加することである。アセンブリの歩留まりを向上させるその消費電力が増加するが、制御された崩壊チップ法でBGAを溶接することができ、その電気熱性能を向上させることができる厚さと重量は、以前の包装技術と比較して低減されます寄生パラメタは減らされます、そして、信号伝達遅れは小さいです、そして、使用頻度は大いに改善されます；組立はコプレーナ溶接であり，信頼性が高い。

この種のBGAの顕著な利点：1。より良い電気的性能：BGAはリード線の代わりにハンダボールを使用します。そして、ピン遅延、抵抗、静電容量とインダクタンスを減らします包装密度が高い半田ボールは平面全体に配置されているため、同一面積ではピン数が多い。例えば、辺長31 mmのBGAは、半田ボールピッチが1 mmの場合には900ピンである。対照的に、側面長が32 mm、ピンピッチが0.5 mmのQFPは208ピンしかない3 . BGAセクションは、距離は1.5 mm、1.27 mm、1.0 mm、0.8 mm、0.65 mmと0.5 mmです。そして、それは既存の表面実装技術と器材と完全に互換性を持ちます、そして、インストールはより信頼できます；はんだの溶融時の表面張力伝統的なパッケージのリードの変形の損失を回避する、大幅にアセンブリの歩留まりを向上させる、5つのBGAピンは、しっかりと簡単に転送する；セラミックボールアレイパッケージ（CBGA）、キャリアテープボールアレイパッケージ（TBGA）、ヒートシンクボールアレイパッケージ（EBGA）、金属ボールアレイパッケージ（MBGA）フリップチップボールアレイパッケージFBBGA . PQFPは表面実装に適用可能であるが、PQFPのリードピッチが0.5 mmになると、組立技術が複雑になるとともに、リード線数が200より大きくパッケージサイズが28 mm角を越える用途では、BGAパッケージはPQFPを置き換えることが避けられないeは最速のbgaパッケージを成長させ，bgaのプロセス技術と材料を説明するための例として，少し見てみましょう。

BGAのすべての利点に加えて、FCBGAもあります：1.優れた熱性能、ヒートシンクをチップ裏面に取り付けることができる；2.FCBGAの機能をチップの下に充填することにより、高信頼性が高い；3.強い再加工性がある。

他のコンポーネントがすでに表面アセンブリボードにインストールされるので、BGAのための特別な小さいテンプレートを使用しなければなりません。テンプレートの厚さと開口の大きさは、ボール径とボール距離に応じて決めなければならない。印刷の後、印刷品質をチェックしなければなりません。それが資格がないならば、PCBは掃除されなければなりません。きれいで乾いた後に再版してください。ボールピッチが0.4 mm以下のCSPでは、ハンダペーストを必要としないので、再加工用のテンプレートを処理する必要がなく、ペースト状のフラックスを直接PCBパッドに塗布する。ハンダ炉に取り除かなければならないPCBを入れ、リフローボタンを押して、セットされたプログラムに従って機械を仕上げるのを待ち、温度が最も高い場合は、イン・アウトボタンを押し、真空吸着式のペンを取り外して取り除く。

fcbgaに関わる主要技術は，チップバンプ製造技術，フリップチップボンディング技術，多層プリント基板製造技術（多層セラミック基板とbt樹脂基板を含む），チップアンダーフィル技術，はんだボール取付け技術，放熱板取付技術を含む。包装材料には主に以下のようなものがある。バンプ材料：Au、PbSnおよびAuSnなどアンダーバンプ金属化材料Al／NiV／Cu，Ti／Ni／CuまたはTi／W／Auはんだ付け材料：PbSnはんだ，鉛フリーはんだ；多層基板材料：高温共焼成セラミック基板（HTCC）、低温共焼成セラミック基板（LTCC）、BT樹脂基板アンダーフィル材：液体樹脂；熱伝導性接着剤：シリコーン樹脂；ヒートシンク：銅。

チップサイズパッケージ( CSP )

CSP（チップスケールパッケージ）パッケージはチップスケールパッケージを意味する。cspパッケージの最新のメモリチップ実装技術は，その技術的性能を改善した。cspパッケージcspパッケージは，チップ面積とパッケージ面積の比を1：1 . 14以上にすることができ，1：1の理想的な状況にかなり近い。絶対サイズは32平方ミリメートルであり、それは通常のBGAの約1 / 3である。これは、TSOPメモリチップ領域の1／6である。bspパッケージと比較して，cspパッケージは同じ容量の下で3倍まで記憶容量を増加させることができる。

チップサイズパッケージ（csp）とbgaは同時代の製品で，全マシンの小型化，可搬性の結果である。CSPのアメリカンJEDEC定義は、LSIチップ領域の120 %以下のLSIチップパッケージ面積をCSPと呼ぶ。多くのCSPがBGAの形態を採用しているので、この2年間のパッケージング業界当局は、はんだボールピッチがBGAとして1 mm以上であり、1 mm未満がCSPであると信じている。CSPには、より顕著な利点があります：1。近似チップサイズの超小型パッケージ；ベアチップの保護優れた電気及び熱特性；高包装密度テストと老化のための簡単な；6 .はんだ付け、設置、修理、交換に便利。そのため、1990年代半ばには年間成長率が倍増する大スパン開発があった。cspは活発な発展段階にあるので，その種類は限られている。硬質基板CSP、フレキシブル基板CSP、リードフレーム型CSP、マイクロモールド型CSP、ランドアレイCSP、マイクロBGA、バンプチップキャリア（BCC）、QFNタイプCSP、チップ積層型CSP、ウエハレベルCSP（WLCSP）等、CSPのリードピッチは1.0 mm、0.8 mm、0.65 mm、0.5 mm、0.4 mm、0.3 mm、0.25 mmを含む1.0 mm以下である。CSPシリーズを表2に示す。

一般的に、CSPはウエハを単一のICチップに切断し、その後、バックエンドパッケージを実装し、WLCSPは異なる。そのプロセスの全てまたは大部分は、前のプロセスを完了したシリコンウェハ上で完了し、最終的に、ウェハは、別個の独立したデバイスに直接切断される。このようなパッケージはまた、ウェハレベルパッケージ（WLP）と呼ばれています。したがって、CSPの一般的な利点に加えて、ユニークな利点があります：1。パッケージ処理効率が高く、複数のウエハを同時に処理することができる（2）フリップチップ実装の利点、すなわち、光、薄、短、小、以前のプロセスと比較して、ピン再配線（RDL）とバンプ生成の2つのプロセスだけが追加され、残りはすべて従来のプロセスである伝統的包装における多重試験の削減したがって、世界の大型ICパッケージ会社は、このタイプのWLCSPの研究、開発、生産に投資しました。WLCSPの欠点は、現在のピン数が低く、標準化がなく、コストが高いことである。

CSPパッケージメモリチップの中心ピン形状は信号伝導距離を効果的に短くし、それに応じて減衰を低減する。また、チップの干渉防止及びアンチノイズ性能を大幅に改善することができ、CSP 15のアクセス時間をBGA %−20 %よりも良好にすることができる。cspパッケージング法では，はんだボールにより基板上にメモリ粒子をはんだ付けする。はんだ接合部とPCBボードとの間の大きな接触面積により、動作中にメモリチップによって発生した熱を容易にPCBに転送することができる。ボード上で放射する。CSPパッケージは、背熱散逸と良好な熱効率から見ることができます。CSPの熱抵抗は35℃°C／Wであり、TSOPの熱抵抗は40℃°C／Wである。

電子製品の高度化中にcsp技術を提案した。その目的は、以前の小さなチップを置き換えるために大きなチップ（より多くの機能、より良いパフォーマンス、より複雑なチップ）を使用することです。そのパッケージはプリントボードを占めている。この領域は同じである。それは、CSP製品の小さくて薄いパッケージのため、正確にそれがハンドヘルドモバイル電子装置でアプリケーションをすぐに得たということです。1996年8月、日本のシャープ会社はCSP製品の大量生産を開始した1996年9月、日本のソニー株式会社は、日本のTiとNECによって提供されるCSP製品でカメラを組み立て始めました;1997年に、米国はまた、CSP製品を生産し始めました。CSP製品を提供することができる世界では数十社があり、CSP製品の100種類以上があります。[

金属蒸着技術、フォトリソグラフィー技術、エッチング技術等に加えて、WLCSPに関わる主要技術は、再配線（RDL）技術及びバンプ製造技術も含む。通常、チップ上のリードアウトパッドはダイの周囲の正方形のアルミニウム層上に配置される。SLP第2レベルパッケージのより広いパッドピッチにWLPを適応させるためには、これらのパッドは、チップの周辺配置によって分離されるように再分配される必要があり、チップの活性表面上のアレイ配置に変更される。はんだバンプ製造技術は，電気めっき，無電解めっき，蒸着，ボール配置，はんだペースト印刷を用いることができる。現在では、電気めっき法が最も広く普及しており、続いて半田ペースト印刷法が続いている。再配線におけるubm材料はal／niv／cu，t 1／cu／ni，ti／w／auである。誘電体材料としては、Au、PbSn、AuSn、In等の感光性BCB（ベンゾシクロブテン）またはPI（ポリイミド）バンプ材が用いられる。

システムパッケージ( SIP )

電子完全システムの機能を実現するには、通常2つの方法がある。一つはSystemonチップ、またはSoCです。すなわち、電子完全システムの機能は、単一のチップ上で実現されるもう一つはSIPと呼ばれるシステムインパッケージ( systeminpackage )です。すなわち、パッケージングによりシステム全体の機能が実現される。アカデミックな話として、これらはモノリシック集積回路と混成集積回路のように2つの技術的なルートで、それぞれ独自の利点を持ち、それぞれ独自のアプリケーション市場を持っています。技術と応用は相補的である。筆者は，socは，長いアプリケーションサイクルを持つ高性能製品に対して主に使用されるべきであり，sipは，短いアプリケーションサイクルを持つ消費者製品に対して主に使用されていると考えている。

SIPの重要な特徴は、それが確立されるべきセッションのタイプを定義しないが、セッションがどのように管理されるべきかについて定義するだけです。この柔軟性で、SIPは多くのアプリケーションとサービス（例えば声、ビデオとウェブ会議だけでなく）の上でインタラクティブなゲーム、音楽とビデオを含むことができます。SIPメッセージはテキストベースですので、読みやすくデバッグできます。新しいサービスのプログラミングは、デザイナーのためのより簡単でより直感的です。SIPはメールクライアントのようなMIMEの種類の説明を再利用するので、セッションに関連するアプリケーションを自動的に起動することができます。SIPはいくつかの既存の比較的成熟したインターネットサービスとプロトコル、例えばDNS、RTP、RSVPなどを再利用します。

SIPはより柔軟で拡張性があり、オープンです。これは、インターネットと固定されたモバイルIPネットワークに新たな世代のサービスを開始するように影響を与えた。SIPは、セッションを確立するためにインターネットをシミュレートし、複数のPCと電話でネットワークメッセージを完了することができます。

SiPは、集積回路を実現するために、CMOS回路、GaAs回路、SiGe回路または光電子デバイス、MEMSデバイス、およびキャパシタおよびインダクタなどの様々な受動部品のような様々な集積回路を集積化するために、成熟したアセンブリおよび相互接続技術を使用する。機械システムの機能主な利点は以下の通りである。既存の商業コンポーネントを使用し、低コストの製造コスト（二）短時間で市場に参入すること3 .デザインやプロセスに関係なく、柔軟性が高い4 .異なるタイプの回路とコンポーネントを統合し、実装するのが比較的簡単です。SIRPの代表的な代表であるジョージア工科大学PRC（single integrated module）によって開発された単一レベル集積モジュール（単一集積モジュール）が代表的である。プロジェクトの完成後，実装効率，性能，信頼性を10倍向上させ，サイズとコストを大幅に削減する。2010年までに達成されると予想される目標は、配線密度を6000 cm / cm 2に含む100 W / cm 2に対する熱密度；コンポーネント密度：5000I / O密度3000 / cm 2

SIPはまだ新しい技術であり、まだ成熟していないが、それはまだ有望な技術です。特に中国では、それは完全なシステムの開発のための近道であるかもしれません。

考えと提案

世界の急成長しているマイクロエレクトロニクスの状況に直面し、私の国の現状を分析して、いくつかの問題について深く考えなければなりません。

一つは、マイクロエレクトロニクス三レベルパッケージングの垂直集積に非常に重要である。私たちは電子システムをリーダーとして受け取り、第一、第二、第三のレベルのパッケージングに影響を与え、市場を占有し、経済効率を向上させ、発展を続ける。我々はかつて、このプラットフォームのマイクロエレクトロニクス実装を開発するために、携帯電話とレーダーをテクノロジープラットフォームとして使うことを提案した。

二つは、交差点とさまざまなフィールドと技術の統合に大きな重要性を添付します。異なる材料の交差と融合は新しい材料を作り出す異なる技術の交差と融合は新しい技術を生み出す異なる場の交差と融合は新しい分野を生み出す。過去には、同じ産業で多くの交流がありましたが、異なった産業で十分な交換がありませんでした。我々は電子工学研究所の各部門の役割を全面的に果たし、そのような技術交流を積極的に組織する。

三つは、マイクロエレクトロニクス実装と電子製品は分離できない。これは、電子製品やシステムの開発を制限するコア技術となっている。エレクトロニクス産業における先進的な製造技術の一つである。誰もが電子製品やシステムの将来をマスターするマスター。

フォー, マイクロエレクトロニクス実装 開発には時代とともに前進しなければならない. 国際マイクロエレクトロニクスパッケージの歴史はこの点を証明する. どのように、私の国のマイクロ電子パッケージは、時代とともに進みますか? 最も緊急の課題は、私の国のマイクロエレクトロニクスパッケージの開発戦略を研究し、開発計画を策定することです. 第二は、私の国のマイクロエレクトロニクスパッケージングの科学研究と生産システムを最適化することです. 第三は、我が国の独立した知的財産権に属する独自の技術を積極的に提唱し、積極的に発展させることです.