PCB技術 - 高速PCB相互接続設計に基づくテスト技術の説明

PCB相互接続設計 技術はテストを含む, シミュレーションと各種関連規格, どの試験が、様々なシミュレーション解析の結果を検証するための方法及び手段である. 優れた試験方法と方法は、設計および解析を確実にするために必要である PCB 相互接続. 伝統的な信号波形試験, 主な懸念は、不要なノイズを導入することからピグテールを避けるためのプローブリードの長さである. 本稿は、相互接続試験技術の新しい応用と開発について主に論じる.

近年、信号速度が増加し続けるにつれて、テストオブジェクトは有意に変化している。それはもはや伝統的なオシロスコープテスト信号波形に限定されません。パワーグラウンドノイズ，同期スイッチングノイズ（ssn），ジッタ（ジッター）は徐々にpcb相互接続設計技術者の焦点になってきており，rf分野のいくつかの機器がpcb相互接続設計に適用されてきた。PCB相互接続設計における一般的に使用される試験器具は、スペクトルアナライザ、ネットワークアナライザ、オシロスコープ、及びこれらの器具によって使用される種々のプローブ及び固定具を含む。増加する信号速度に適応するために、これらの試験器具の使用は重要な変化を受けました。本稿は，これらの試験装置をツールとして活用し，近年のpcb配線設計・試験技術の開発を，以下の観点から紹介した。

（1）試験の校正方法

2受動部品のモデリング方法

パワーインテグリティ試験

クロック信号ジッタ試験方法

この論文の最後に、未来のテスト技術の開発について簡単に説明する。

キャリブレーション方法

つの一般的に使用されるテスト機器のうち、ネットワークアナライザのキャリブレーション方法は、最も厳密な、スペクトルアナライザに続いて、オシロスコープのキャリブレーション方法は、最も簡単です。そこで，ここではネットワークアナライザの校正方法を中心に論じた。ネットワークアナライザ，thru，trl，soltの3つの一般的な校正方法がある。

Thru , TRL , SOLTの3つのメソッドがあります

Thruの本質は正規化だ。キャリブレーションの間、ネットワークアナライザーは、フィクスチャのテスト結果を記録する（S 21←C）。実際のテストでは、テスト結果（S 21 . 5 m）をそのままS 21°Cで割ってDUTのテスト結果を得る（S 21 A A）。較正はテストフィクスチャの不整合と空間内の電磁結合に起因する反射を無視するので、較正精度は最低である。この校正方法は、S 21のみをテストし、検査精度が高くない場合にも利用できる。

PCBなどの非同軸構造では、トレース、ビア、コネクタの特性をテストする必要がある場合がある。この場合、試験装置の製造者は標準的な校正部品を提供しておらず、テスターがテストキャリブレーションポートにおいて開回路、短絡及び整合負荷のような良好な較正部品を作ることは困難である。したがって、従来のSOLTキャリブレーションはできません。TRL較正を使用する利点は、標準的な較正部品が不要であり、テスト較正ポートを必要な位置まで拡張することである。現在，tr構造校正はpcb構造試験で広く使用されている。

soltは一般的に標準的な校正法と見なされる。キャリブレーションモデルには12個の較正誤差パラメータがある。短絡、開放回路、負荷、スルーパスを用いて様々なエラーを校正する。試験設備供給者は通常同軸校正部品を提供するだけであるので、非同軸構造では、SOLT較正法を使用することはできない。

上記3つの較正方法は、信号フロー図によって詳細に解析することができ、各エラーパラメータは、信号流れ図に対応するパラメータを有する。信号流れ図を通して、様々な較正方法の誤り感度を明確に理解することができ、したがって実際のテストの誤差範囲を理解することができる。ここで上げなければならない点は、標準的なSolt較正法であっても、校正モデルでは5つの誤差パラメータが無視されることである。通常の状況下では、これらの5つのエラーパラメータは較正精度に影響を与えない。ただし、使用中に校正器具の設計に注意を払っていない場合は、キャリブレーションすることは不可能です。

スペクトルアナライザは、校正のための標準的なソースを提供します。キャリブレーションを行うときは、テスト標準を通じて入力ポートに内部標準のソースを接続する必要があります。キャリブレーション時間は約10分です。オシロスコープのキャリブレーションも簡単です。プローブを内部標準ソースに接続し、確認します。キャリブレーションは約1分かかります。

受動部品試験とモデリング

信号速度の連続的増加に伴い，信号リンクにおける受動デバイスの役割はますます重要になる。システム性能シミュレーション解析の精度は，受動デバイスモデルの精度によって決まる。したがって，受動部品の試験とモデリングは，様々な機器供給者のpcb相互接続設計の重要な部分となっている。一般的に使用される受動部品は以下の通りです。

コネクター

2. PCB traces and ヴィアス

静電容量

（インダクタンス（磁気ビーズ））

高速信号完全性設計において、コネクタは信号リンクに最も大きな影響を有する。頻繁に使用される高速コネクタの場合、通常の練習は、TRL校正方法に従って校正器具を作成し、シミュレーション解析のためのコネクタ上のテストモデリングを行うことである。pcbトレースとビアのテストモデリング方法は，コネクタのそれと類似している。TRLキャリブレーションはまた、テストポートを所望の位置に移動し、それからテストモデリングを使用する。

静電容量モデルは、信号完全性解析に適用され、より重要なことに、それはパワーインテグリティ解析において使用される。業界の一般的に使用されるキャパシタンスモデリング機器は、インピーダンスアナライザとネットワークアナライザであり、異なる周波数帯に適している。インピーダンスアナライザは低周波数帯に適しており，ネットワークアナライザは高周波数帯に適している。ネットワークアナライザが実際のテストでパワー完全性テストのために使われるならば、モデリングとアプリケーションの一貫性を確実にするためにキャパシタンスモデリングの完全な周波数帯でネットワークアナライザーを使うことを勧められます。コンデンサのインピーダンスが小さいので、通常ネットワーク・アナライザでモデル化するとき、並列モードは使用されます。現在，産業界におけるコンデンサモデリングにおける未解決の問題は，フィクスチャとコンデンサとの間の相互結合を除去し，固定化の影響をモデリング結果に与えることである。

従来の電源設計において、インダクタ（磁気ビーズ）は、ノイズ干渉を低減するために電源を分離するためにしばしば使用される。実際の設計では、絶縁インダクタンス（磁気ビーズ）がしばしば除去され、電源のノイズが低減される。これは、インダクタ（磁気ビーズ）が他のフィルタ部品と共振するためである。このような状況を回避するためには，インダクタンス（磁気ビーズ）を共振させてモデル化し，シミュレートする必要がある。業界で一般的に使用されるインダクタンス（磁気ビーズ）モデリング方法も、ネットワークアナライザを使用します。特定の方法は、キャパシタンスモデリングに類似している。違いはインダクタ（磁気ビーズ）を直列にモデル化し，コンデンサを並列にモデル化したことである。

上記のいくつかの受動部品のモデリングは主に信号完全性とパワー完全性で使用される。近年、EMIシミュレーション解析が徐々に発展しており、EMI受動部品のテストモデリングは、徐々に、PCB配線の設計となっている。フォーカス.図1は、コンデンサのインピーダンス曲線を示す。

パワーインテグリティ試験

チップ電源が増加し、動作電圧が低下し続けると、電源ノイズは、PCB相互接続設計において徐々に懸念の対象となっている。試験対象の観点から、パワーインテグリティ試験は、電力系統特性試験と電源グランドノイズ試験の2つのステップに分けられる。前者は、システムの電源部（パッシブテスト）の性能をテストすることであり、後者は、システムが動作しているとき（アクティブテスト）に直接電源接地ノイズをテストすることである。同期スイッチングノイズは、電源グランドノイズとして分類することもできる。

電力系統の性能を試験する場合、通常、ネットワークアナライザが使用され、試験対象は、電力系統の自己インピーダンスおよび伝達インピーダンスである。一般に、電力系統のインピーダンスは、ネットワークアナライザシステム（50オーム）のインピーダンスよりはるかに小さいので、テスト中に較正を行う必要があるだけである。式S 21＝Z／25を用いて電力系統のインピーダンスを求めることができる。図2は、単一のボードの電源インピーダンス特性を示す。

あなたは、スペクトラムアナライザとオシロスコープ電源のノイズをテストするために使用することができます。スペクトルアナライザの入力ポートは、DCコンポーネントに接続することができない。したがって、電源のノイズをテストするときは、検査器具にDCブロックを直列接続する必要があります。スペクトルアナライザの入力インピーダンスは50オームであり、パワーグランドネットワークのインピーダンスは一般にミリオームレベルであるので、試験器具はテスト中のシステムに影響を与えない。オシロスコープの入力インピーダンスは異なる設定で変化する。Tektronix TDS 784を例にとって、その低周波カットオフ周波数は、結合モードおよびシステムインピーダンスで変化する。

上で述べた方法はすべて、シングルボード上のパワーグラウンドノイズをテストし、チップの仕事に実際に影響するのはチップ内のパワーグランドノイズである。このとき、同期スイッチングノイズテストを用いてチップ内の電源グランドノイズを判定する必要がある。チップがN個のIOポートを有し、それらの一方を静的なままにし、他方のn−1を同時にフリップし、静的ネットワーク上の信号波形、すなわち同期スイッチングノイズをテストする。同期スイッチングノイズは、パッケージ内の異なる信号間の電力およびグランドノイズおよびクロストークの両方を含む。現在、完全に2つを区別する方法がありません。

クロック信号

いくつかのハイエンド製品では、ジッタは徐々に製品のパフォーマンスに影響を与える重要な指標となっている。ここでは、クロック信号ジッタと問題の場所をテストするスペクトラムアナライザを使用する方法について簡単な紹介です。データ信号のジッタ試験は、当分の間、関与しない。

大部分の系において、クロックは水晶発振器またはフェーズロックループにより生成される。クロック信号のジッタ試験は比較的単純であり、ハイエンド試験装置は必要ではなく、共通スペクトルアナライザを用いてその問題を解決することができる。理想的なクロック信号のスペクトルは、クロック周波数の倍数においてのみ成分を有するクリーン離散スペクトルである。クロック信号をジッターすると、サイドローブは、これらの乗算器の近くに表示され、ジッタは、これらのサイドローブのパワーに比例する。

クロックジッタをテストするためにスペクトラムアナライザを使用する特定の方法は、クロック信号リンク上でテスト可能なポイントを見つけることであり、DCブロッキングを介してスペクトルアナライザに信号を接続し、テスト結果を観察する。試験器具は線形系であるので、新しいスペクトル成分を発生させることを心配する必要はない。前述したように、クロックはすべて水晶発振器または位相同期ループによって生成される。この場合、クロックジッタを導入する重要な理由は、水晶発振器または位相同期ループの電源ノイズである。このようにして得られた水晶発振器や位相同期ループの電源ノイズをクロックスペクトルのサイドローブと比較し、クロックジッタの原因を基本的に決定することができる。この問題の解決策は、クロックスペクトルのサイドローブに応じて水晶発振器または位相同期ループのフィルタ回路を再設計することである。一般に、これらの問題は、フィルタキャパシタの妥当な選択によって解決することができる。

DesignPart 2005の技術動向

Designconは、毎年相互接続技術の分野での最初の会議です。今年のDesignin 2005では、年次大会では以下のような技術開発動向が中心となっている。

1）純パワーインテグリティシミュレーションとテストのために既に業界に多くの応用があり、分析作業においてはもはや困難な点ではない。

2）静電容量とインダクタンス（磁気ビーズ）のモデル化は業界で進められており，その方法は比較的完全である。

PCB相互接続設計の焦点はパッケージングに移行し、ボードレベル解析は成熟している。同時スイッチングノイズシミュレーションとテストは徐々に業界での懸念となっている。

ジッタ試験法と標準は徐々に産業の関心事になってきた。会議では、多くのテスト機器供給元が独自のジッタアナライザを立ち上げた。

要約する

本論文では、以下の分野における現在の試験対象と試験方法を簡単に紹介する PCB相互接続設計. 信号速度が増加し続けて, some new test content gradually appears, 電源およびグランドノイズを含むこと, 受動デバイスモデリング, jitter, など. 著者自身の作業経験に基づいた新しいテストコンテンツのテスト方法を提案する. 従来の信号波形試験では, 主な考察は、ピグテール結合をノイズに回避し、テスト精度を低下させるために、接地線の長さを短くすることである. In the future PCB 相互接続 design, due to the increase in signal operating frequency, 仕事の焦点はチップ包装に移行する, そして、関連するテストとモデリング技術は、仕事の焦点になります.