PCB技術 - 高速DSPシステムPCB基板の信頼性設計

高速DSPシステムにおけるPCB基板の信頼性設計に注目すべきいくつかの問題.

電源設計1

最初に考えるべきことは PCB基板設計 高速DSPシステムの電源設計. 電源設計, 通常、信号完全性問題を解決するために、以下の方法が使用される.

2、力と地面のデカップリングを考えてください

DSP動作周波数の増加に伴い、DSPおよび他のIC構成要素は、小型化され、密にパッケージ化される傾向がある。通常、回路設計において多層基板が考えられる。電力および接地の両方は専用層を使用することが推奨され、複数の電源に対しては、例えば、DSP I／O電源電圧はコア電源電圧とは異なり、2つの異なる電源層を使用することができる。多層基板の処理コストを考慮すれば、専用の層をより多くの配線または比較的に重要な電源に使用することができる。電源は信号線と同じようにルーティングできますが、ラインの幅は十分でなければなりません。

回路基板が専用接地層及び電力層を有するか否かに関係なく、特定の合理的に分布するコンデンサを電源と接地の間に追加しなければならない。スペースを節約し、スルーホールの数を減らすために、より多くのチップコンデンサを使用することをお勧めします。チップコンデンサは、PCBボード、すなわち半田付け面の背面に配置することができる。チップコンデンサはスルーホールに接続されており、スルーホールを介して電源及びグランドに接続されている。

配電を考慮した配線規則

分離したアナログおよびデジタル電力層

高速かつ高精度のアナログ成分はディジタル信号に非常に敏感である。例えば、増幅器は、スイッチング信号を増幅してパルス信号に接近させるので、基板のアナログ及びデジタル部分は、一般に分離される必要がある。

感度信号を分離する

いくつかの高感度信号（高周波クロックのような）は、特にノイズ干渉に敏感であり、それらのために高レベルのアイソレーション対策を取らなければならない。高周波クロック（20 MHz以上のクロック、または5 ns未満のフリップ時間を有するクロック）は、接地線のエスコートを必要とし、クロック線幅は少なくとも10ミルであり、エスコートの接地線幅は少なくとも20ミルでなければならない。穴は地面との良好な接触であり、5 cmごとに地面に接続するために打ち抜かれる；クロック送信側は、22Ω≒1／2・220両のダンピング抵抗と直列に接続する必要がある。これらのラインによる信号ノイズによる干渉を回避することができる。

ソフトウェアとハードウェアのアンチジャミング設計

一般に, 高速DSPアプリケーション システムPCB ボードは、システムの特定の要件に従ってユーザーによって設計されています. 限られた設計能力と実験室条件により, 完全で信頼できる干渉防止処置がとられないならば, 一度作業環境が理想的でない, 電磁妨害は、DSPプログラムフローが無秩序になる原因です. DSPの正常な作業コードが回復できないとき, プログラムが実行されるか、クラッシュします, また、いくつかのコンポーネントが破損することがあります. 対応する干渉防止対策を講じるには注意が必要である.

ハードウェア妨害防止設計

ハードウェアの妨害防止効率は高い。システムの複雑さ、コスト、およびボリュームが許容可能な場合、ハードウェアのアンチジャミング設計が好ましい。一般的に使用されるハードウェアのアンチジャミング技術は次のカテゴリに要約できます。

（1）ハードウェアフィルタリング：RCフィルタは、あらゆる種類の高周波干渉信号を大きく減衰させることができる。例えば、「バリ」の干渉を抑制することができる。

2）合理的な接地：高速ディジタル・アナログ回路システムのために，接地系の合理的設計は，低インピーダンス，大面積接地層を持つことが非常に重要である。グランド層は高周波電流に対する低インピーダンス帰還経路を提供するだけでなく、EMIおよびRFIも小さく、また、外部干渉に対してもシールド効果を有する。PCB設計の間、デジタルグラウンドからアナログ地面を切り離してください。

3）遮蔽対策：交流電力，高周波電力，強電流機器，アークにより発生する電気火花は電磁波を発生し，電磁妨害の騒音源となる。金属シェルは、上記の装置を囲んで、それらを接地するために用いることができる。電磁誘導による干渉のシールドのペアは非常に効果的です。

（4）光電分離：光アイソレータは、異なる回路基板間の相互干渉を効果的に回避することができる。高速光電アイソレータは、DSPおよび他のデバイス（例えばセンサ、スイッチなど）のインターフェースでしばしば使用される。

ソフトウェアのジャミング設計

ソフトウェアのアンチジャミングは、ハードウェアのアンチジャミングが置き換えることができない利点があります。DSPアプリケーションシステムにおいて、干渉の影響を最小にするために、ソフトウェアの妨害防止能力も完全にタップされるべきである。いくつかの効果的なソフトウェア・ジャミング方法を以下に示す。

（1）ディジタルフィルタリング：ディジタル入力フィルタによりアナログ入力信号のノイズを除去することができる。一般的に使用されるデジタルフィルタリング技術：メディアンフィルタリング、算術平均フィルタリングなど。

( 2 ) set trap :未使用のプログラム領域にブートプログラムのセクションを設定する。プログラムが妨げられて、この領域にジャンプするときに、ブートプログラムは捕らえられたプログラムを指定されたアドレスに強制的に案内して、そこのエラープログラムを修正する特別なプログラムを使用する。処理する。

（3）命令冗長：2バイト又は3バイトの命令命令NOPをダブルバイト命令と3バイト命令の後に挿入し、プログラムが実行しているプログラムによってDSPシステムが乱されたときにプログラムが自動的に右トラックに入るのを防止することができる。

（4）セットウォッチドッグタイミング：制御不能プログラムが「無限ループ」に入る場合、「ウォッチドッグ」技術は、通常、「無限ループ」からプログラムを作るために使用される。原理はタイマーを使用し、設定周期に応じたパルスを生成する。あなたがこのパルスを生成したくないならば、DSPはセット期間未満でタイマーをクリアしなければなりません;しかし、DSPプログラムが逃げるときに、それはタイマーが必要に応じてクリアされない、そして、タイマーにより生成されるパルスはDSPをリセットして、再びDSPを初期化するDSPリセット信号として使われる。

電磁両立性設計

電磁的適合性は、複雑な電磁環境で正常に動作する電子機器の能力を指す。電磁両立性設計の目的は，電子機器があらゆる外部干渉を抑制し，他の電子機器への電子機器の電磁干渉を低減することである。実際のPCBボードにおいては、隣接する信号間のクロストークが多かれ少なかれ、電磁干渉現象が存在する。クロストークの大きさは、ループ間の分布キャパシタンスおよび分布インダクタンスに関係する。信号間の相互電磁干渉を解決するために以下のような対策を講じることができる。

5 .合理的な線幅の選択

プリント配線への過渡電流の影響は主にプリント配線のインダクタンスに起因し、そのインダクタンスはプリント配線の長さに比例し、その幅に反比例する。従って、ショートワイヤとワイドワイヤの使用は干渉を抑制するのに有益である。クロックリードおよびバスドライバの信号線は、大きな過渡電流を有することが多く、そのプリント配線はできるだけ短くする必要がある。個別部品の回路については、要求されるプリントワイヤ幅は約1.5 mmである集積回路はプリント配線の幅を0.2 mmから1.0 mmに選定した。

チックタックつま先ネットワーク配線構造を使用すること。

具体的な方法は、第1層の水平配線をルートすることである プリント基板, と次の層の垂直配線.