精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCB技術

PCB技術 - PCB耐干渉設計におけるいくつかの原則

PCB技術

PCB技術 - PCB耐干渉設計におけるいくつかの原則

PCB耐干渉設計におけるいくつかの原則

2021-10-22
View:420
Author:Downs

PCB設計における電源ケーブルレイアウト

1.電源ケーブルのレイアウト:

1.電流の大きさに応じて、できるだけワイヤを広くします。

2.電源ケーブルとアースの方向は、データ転送の方向と一致している必要があります。

3.プリント基板の電源入力端子に10 ~ 100°Fのデカップリングコンデンサを接続してください。

2つの接地線レイアウト:

1.デジタル接地とアナログ接地の分離。

2.プリント基板上の許容電流の3倍、一般的には2 ~ 3 mmとなるように、接地線はできるだけ厚くしなければならない。

3.PCBレイアウト設計では、地線の電位差を減らすために、地線はできるだけ環状を形成しなければならない。

トリプルデカップリングキャパシタの構成:

1.プリント基板の電源入力端子に10 ~ 100°Fの電解コンデンサを接続し、100°Fより大きいことができれば、さらに良い。

2.各集積チップのVccとGNDの間に0.01 ~ 0.1°Fのセラミックコンデンサを接続する。空間を許可しなければ、4 ~ 10チップごとに1 ~ 10個の島Fタンタルコンデンサを配置することができる。

3.ノイズ耐性が弱く、ターンオフ電流の変化が大きいデバイス、およびROMとRAMは、VccとGNDの間で間接的にキャパシタをデカップリングしなければならない。

4.マイクロコントローラのリセット端子「reset」に0.01°Fデカップリングキャパシタをマッチングさせる。

5.デカップリングキャパシタのリード線は長すぎてはならない、特に高周波バイパスキャパシタ。

4デバイス構成:

1.クロック発生器、水晶発振器、CPUのクロック入力端子は、できるだけ他の低周波デバイスに近づき、遠ざかるべきである。

2.小電流回路と大電流回路をできるだけ論理回路から遠ざける。

3.キャビネット内のプリント基板の位置と向きは、大量の熱を持つ装置が上部にあることを確認してください。

5本の電源ケーブル、ACケーブル、信号ケーブルをそれぞれ配線

電源ケーブルとACケーブルは、できるだけ信号線とは異なるボード上に置く必要があります。そうしないと、信号線とは別に配線する必要があります。

その他の6つの原則:

1.バスに約10 Kのプルアップ抵抗を追加することで、干渉防止に有利である。

2.配線する場合、アドレス線はできるだけ長く、できるだけ短くしなければならない。

3.PCBの両側の回線はできるだけ垂直に配置して、相互干渉を防止しなければならない。

4.デカップリングキャパシタの大きさは一般的にC=1/Fであり、Fはデータ伝送周波数である。

5.未使用のピンはプルアップ抵抗器(約10 K)を介してVccに接続されるか、または使用するピンと並列に接続される。

6.発熱素子(大電力抵抗器など)は温度の影響を受けやすい素子(電解コンデンサなど)の使用を避けるべきである。

7.完全復号を使用することは、行復号よりも強い耐干渉性を有する。

高出力デバイスのマイクロコントローラデジタル素子回路への干渉とデジタル回路のアナログ回路への干渉を制御するために、デジタル接地とアナログ接地は高周波チョークリングを介して共通接地点に接続されるべきである。これは軸方向にいくつかの穴がある円筒状フェライト磁性材料である。太い銅線が穴を通って、1 ~ 2周します。このデバイスは低周波信号のゼロインピーダンスと見なすことができる。、高周波信号への干渉はインダクタンスとみなすことができる。(インダクタの直流抵抗が大きいため、インダクタは高周波チョークコイルとして使用できない)。

プリント基板以外の信号線を接続する場合には、通常、シールドケーブルが使用される。高周波信号とデジタル信号の場合、シールドケーブルの両端は接地されている。低周波アナログ信号のシールドケーブルでは、一端が接地されている。

ノイズや干渉に非常に敏感な回路や特に高周波ノイズの回路は金属カバーを用いて遮蔽しなければならない。強磁性遮蔽は500 KHzの高周波ノイズに対する遮蔽効果が明らかではなく、薄い銅遮蔽効果が良い。スクリュー固定シールドを使用する場合は、異なる材料の接触による電位差による腐食に注意する

デカップリングキャパシタを使用した7つの

回路基板

集積回路の電源とグランドとの間のデカップリングキャパシタには、集積回路の貯蔵キャパシタである一方、バイパスデバイスの高周波ノイズである2つの機能がある。デジタル回路における典型的なデカップリングキャパシタ値は0.1°Fである。このコンデンサの分布インダクタンスの典型的な値は5°Hである。0.1°Fデカップリングコンデンサは5°Hの分散インダクタンスを有し、その並列共振周波数は約7 MHzである。つまり、10 MHz以下のノイズにはより良いデカップリング効果があり、40 MHz以上のノイズにはほとんど影響がありません。

1°Fと10°Fのキャパシタは、並列共振周波数が20 MHz以上であり、高周波ノイズを除去する効果が高い。

10個の集積回路ごとに充放電キャパシタまたは蓄電キャパシタを追加する必要があり、約10個のFを選択することができる。電解コンデンサは使用しない方がよい。電解コンデンサは2層のフィルムで巻かれている。この巻き上げ構造は高周波でインダクタンスとして現れる。タンタル電気容器またはポリカーボネートキャパシタを使用します。

デカップリングコンデンサの選択は重要ではない。C=1/F、つまり10 MHzの場合は0.1°F、100 MHzの場合は0.01°Fを押すことができます。

溶接時、デカップリングコンデンサのピンはできるだけ短くしなければならない。長いピンは、デカップリングキャパシタ自体の自己共振を引き起こす。例えば、ピン長が6.3 mmの1000 pFセラミックコンデンサの自己共振周波数は約35 MHzであり、ピン長が12.6 mmの場合は32 MHzである。

騒音と電磁干渉を低減する8つの経験

プリント基板の耐干渉設計原則

1.一連の抵抗器を使用して、制御回路の上エッジと下エッジのホッピング率を低減することができる。

2.クロック信号回路の周囲の電位をできるだけ0に近づけ、接地線でクロック領域を回り、クロック線はできるだけ短くしなければならない。

4.未使用のゲート回路の出力端子から離れない。未使用のオペアンプの正極入力は接地され、負極入力は出力に接続されている必要があります。

5.高周波信号の外部送信と結合を低減するために配線するために、90°の折れ線ではなく45°の折れ線を使用する。

6.I/O線に垂直なクロック線は、I/O線に平行なクロック線よりも干渉が少ない。

6.部品のピンはできるだけ短くしてください。

8.水晶体の下や特にノイズに敏感な部品の下に配線しないでください。

9.弱信号回路と低周波回路の接地線周辺に電流回路を形成しない。

10.必要に応じて、回路にフェライト高周波チョークコイルを追加して、信号、ノイズ、電源、接地を分離する。

PCB工場は自社のパッケージ材料に2 pF ~ 10 pFの分散容量をもたらし、回路基板上のコネクタは520島Hの分散インダクタンスを有し、2列直挿24ピン集積回路ソケットは4島H〜18島Hの分散インダクタンスを導入した。

以上がPCB工場の回路に対する設計分布である。