PCB技術 - PCB回路における電源の完全性の解析

インサーキット PCB設計, 我々は信号の質について一般的に心配している, しかし、時々、我々はしばしば信号線研究に制限されます, そして、理想的な状況としての電力供給とグラウンド, これは問題を簡素化することができますが, しかし、高速設計, この単純化は不可能である. 回路設計のより直接的な結果は信号完全性の表現であるが, したがって、電力供給の健全性設計を無視してはならない. 電源の完全性は最終PCBボードの信号完全性に直接影響する. 電源の完全性と信号の整合性は密接に関連している, 多くの場合, 信号歪の主な原因は電源システムである. 例えば, 地面のリバウンドノイズが大きすぎる, デカップリングコンデンサの設計は不適切である, ループの影響は非常に深刻です, 多電源のグランドプレーンのセグメンテーションは良くない, 地層設計は理にかなっている, 電流は均一でない.

配電系統

電源の健全性設計は非常に複雑であるが，電源システム（電源と接地面）間のインピーダンスを制御する方法は設計の鍵である。理論的には、電力系統間のインピーダンスが低く、インピーダンスが低く、ノイズ振幅が小さいほど、電圧損失が小さくなる。実際の設計では、最大電圧および電源変動範囲を指定することによって達成される目標インピーダンスを決定し、次に、回路内の関連要因を調整して、電源システム（および周波数関連）ターゲットインピーダンスの各部分のインピーダンスを近似的にする。

2 )バウンスする

高速デバイスのエッジレートが0.5 ns未満では、大容量データバスからのデータ交換レートは特に高速であり、信号に影響を与える電源層に強いリップルを生じさせると、電源不安定問題が生じる。グランドループを通る電流が変化すると、回路インダクタンスが電圧を発生するので、立ち上がりエッジが短くなると電流変化率が増加し、接地リバウンド電圧が上昇する。このときグランドプレーン（グランド）は理想的なゼロレベルではなく、理想的な直流レベルではない。同時スイッチングゲートの数が増加すると、接地バウンスがより厳しくなる。128ビットのバスに関しては、同じクロックに沿って50の100のIO線切替えがあるかもしれません。この場合、IOドライバの電源および接地ループへのインダクタンスフィードバックは、できるだけ低くなければならない。そうでなければ、同じグラウンドに接続された固定子は、電圧ブラシを有する。グランドバウンスは、チップ、パッケージ、コネクタ、または回路基板などのどこかで発生することができます。

技術開発の観点から、デバイスの立ち上がりエッジは減少し、バスの幅は増加するだけである。グランドバウンスを許容する唯一の方法は、電源供給および接地分配インダクタンスを低減することである。チップに関しては、アレイチップに移動し、可能な限り多くの電力およびグラウンドを配置し、インダクタンスを低減するために可能な限り短くパッケージにワイヤを作ることを意味する。カプセル化のために、これは、BGAカプセル化において使用されるように、電源の接地面がより密接に間隔を置かれるように、移動層カプセル化を意味する。コネクタのために、これはより多くのグランドピンを使用することを意味するかまたはリンカーに拠点を置くリボンコードのような内部電源およびグランドプレーンを有するためにコネクタを再設計することを意味する。回路基板においては、隣接する電源およびグランドプレーンをできるだけ近くにすることを意味する。インダクタンスは長さに比例しているので、電源とグランドとの接続をできるだけ短くすることでグラウンドノイズを低減することができる。

デカップリング容量

電源の間に、そして、若干の静電容量を加えることは系のノイズを減らすことができる, しかし、各キャパシタンスの回路基板容量の正確な容量は、通常、どのような位置においてどのキャパシタがどのように適しているかについて、我々は通常これらの問題を真剣に考慮していない, デザイナーの経験だけで, 時には容量をできるだけ小さく考えても. 高速設計において, 寄生容量パラメータを考慮しなければならない, コンデンサの数とコンデンサの容量値と特定位置の配置の定量計算, 制御範囲内のシステムのインピーダンスを確保する, 基本的な原理はキャパシタのデカップリングの必要性である, 一つはありえない, 過剰容量.