PCB技術 - シングルチップ制御PCB基板の設計技術

PCB基板上のデバイスレイアウトか配線かどうか, 特定の要件がある. 例えば, 入出力配線は干渉を避けるためにできるだけ避けるべきである. つの信号線の並列ルーティングは、接地線24によって分離されなければならない, そして、2つの隣接した層の配線は、可能な限り、互いに垂直でなければならない. 寄生結合は並列に起こる. 電力線及び接地線は、互いに直交するように、2層に分離されなければならない. 線幅に関して, 広い接地線は、そのためのループとして使用することができる デジタル回路, 接地ネットワークを構成しています（アナログ回路はこのような方法では使用できません), 銅の大きな面積を使用する.

21世紀の歴史的産物として, シングルチップマイクロコンピュータは、コンピュータを小さなPCB基板,すべての相互接続を実現する, そして、我々の人生経験のために多くの便宜を提供します. 次, Lao Chenは、独創的なデザインがどのような独創的なデザインであるかを示します.

コンポーネントレイアウト

構成要素の配置に関しては、互いに関連する部品をできるだけ近くに配置しなければならない。例えば、クロック発生器、水晶発振器、およびCPUのクロック入力はすべてノイズになりやすいので、それらはより近くに置かれなければならない。ノイズ、低電流回路、高電流回路切替回路等が発生しやすいデバイスについては、シングルチップマイクロコンピュータの論理制御回路および記憶回路（ROM、RAM）からできるだけ遠ざけておく。できれば回路にすることができる。ボード、これは反干渉を助長し、回路作業の信頼性を向上させる。

デカップリングコンデンサ

ROM、RAM、および他のチップのような主要なコンポーネントの隣に、デカップリングコンデンサをインストールしようとしてください。実際には、PCBボードトレース、ピン接続および配線などは、大きなインダクタンス効果を含んでよい。大きなインダクタンスは、VCCトレース上で厳しいスイッチングノイズスパイクを引き起こすことがある。Vccトレース上のスイッチングノイズスパイクを防止する唯一の方法は、VCCとパワーグラウンドとの間に0.1 UF電子デカップリングコンデンサを配置することである。表面実装部品がPCB上で使用される場合、チップコンデンサは、部品に対して直接使用され、Vccピン上に固定され得る。このタイプのコンデンサは、低静電容量（ESL）および高周波インピーダンスを有するので、セラミックコンデンサを使用するのが最も好ましい。そして、この種のコンデンサの誘電安定性の温度および時間も非常によい。タンタルコンデンサを使用しないようにしてください。なぜなら、それらのインピーダンスは高周波数でより高いからである。

デカップリングコンデンサを配置する場合、次の点に注意してください。

（1）100 uFの電解コンデンサをPCB基板の電源入力端に接続する。ボリュームが許すならば、より大きな静電容量はよりよいです。

（2）原則として、0.01μFのセラミックコンデンサを集積回路チップの隣に配置する必要がある。回路基板のギャップが小さすぎるためには、10チップごとに1 - 10のタンタルコンデンサを配置することができます。

（3）ターンオフ時の耐干渉性が弱く、電流変化が大きく、RAMやROM等の記憶素子の場合は、電源線（Vcc）と接地線との間にデカップリングコンデンサを接続する必要がある。

（4）コンデンサのリード線は長すぎてはならず、特に高周波バイパスコンデンサはリードすることができない。

接地線設計

シングルチップ制御システムでは、システムグランド、シールドグラウンド、ロジックグランド、アナロググランド等の接地線の種類が多い。接地線と接地点を設計する場合、以下のような問題点を考慮する必要がある。

（1）論理グランドとアナロググランドを別々に配線して使用することはできない。それぞれの接地線を対応する電源接地線に接続する。設計時には、アナログ接地線をできるだけ厚くし、端子の接地面積をできるだけ大きくする。一般的に言えば、オプトカプラーを介してマイクロコントローラ回路からの入力および出力アナログ信号を分離するのが最もよい。

（2）ロジック回路のプリント基板を設計する際には、接地線を閉ループ状にして回路の干渉防止能力を向上させる。

（3）接地線はできるだけ厚くなければならない。接地線が非常に薄い場合、接地線の抵抗が大きくなり、電流変化に伴って接地電位が変化し、信号レベルが不安定になり、回路の干渉防止能力が低下する。配線スペースができれば、主接地線の幅が少なくとも2〜3 mmであることを保証し、部品ピン上の接地線は約1.5 mmとする。

（4）接地点の選択に留意する。回路基板上の信号周波数が1 MHzよりも低い場合には、配線と部品との間の電磁誘導がほとんど影響を与えず、接地回路によって形成される循環電流が干渉に大きく影響するので、接地点を用いてループを形成しないようにする必要がある。回路基板上の信号周波数が10 MHzより高い場合、配線のインダクタンス効果により、グランドインピーダンスが非常に大きくなる。このとき、接地回路で形成される循環電流はもはや大きな問題ではない。したがって、接地点インピーダンスをできるだけ少なくするためには、多地点接地を用いる必要がある。

その他

（1）パワーラインのレイアウトに加えて、電流の大きさに応じてトレース幅をできるだけ厚くする。配線時には、電源線と接地線の配線方向をデータ線の配線方向と一致させる必要がある。配線作業の終わりには、トレースがない回路基板の底を覆うように接地線を使用して、これらの方法は、回路の干渉防止能力を高めるのに役立ちます。

（2）データ線の幅をできるだけ広くしてインピーダンスを下げる。データ線の幅は少なくとも0.3 mm（12 mil）以上であり、0.46〜0.5 mm（18ミル〜20ミル）であれば理想的である。

  (3) 回路 基板上のビアは約10 pFの容量効果をもたらすため、これはあまりにも多くの干渉を導入します 高周波回路, だから配線, バイアの数はできるだけ減らさなければならない. さらに, あまりにも多くのビアが回路基板の機械的強度も低下させる.