PCB技術 - PCBプロセス高速PCB配線注意

PCBプロセス 高速PCB wiring attention

Question: What is the ディーefinition of high-speed system?
回答：高速デジタル信号は、信号のエッジ速度によって決定される. 一般に, 立ち上がり時間が信号伝送遅延の4倍未満である場合、高速信号として考えられる. 通常の高周波信号は、信号周波数を指す. 高速回路の設計と開発は信号解析の知識を持つべきである, 送電線, アナログ回路. 間違った概念：8 kHzのフレーム信号は、低速信号です.
質問：イン high-speed PCB設計, 自動ルーティング機能はしばしば使用されます. どのように、私は効果的に自動ルーティングを成し遂げることができますか?

アンサー：イン 高速回路基板, あなたは、ルータの速度と分配率を見ることができません. この時に, また、それは高速ルールを受け入れることができるかどうかに依存します, T字型接点から各端子への等しい長さを必要とするような. この時に, それは高速配線の問題を解決できる. 多くのルータは非常に少数の高速ルールを受け入れることができないか、受け入れることができません.
質問：イン 高速PCB デザイン, 信号線のクロストークと速度の関係は何ですか, 跡の方向, etc.? What デザイン indicators need to be paid attention to to avoid crosstalk and other problems?
回答：クロストークはエッジ率に影響します. 一般的に言えば, 母線のグループが同じ伝送方向を有するとき, クロストーク係数はエッジ率を遅くする. 母線の伝送方向が同じでないとき, クロストーク係数はエッジ率をより速くする. 線の長さを制御することによりクロストークを制御することができる, 線間隔, ラインスタッキング, とソースマッチング. 質問:高速システムのために, 多層配線基板の配線時の注意点? 各層の機能の定義の原理は何か? 答え：パワーとグラウンドプレーンの配置に注意を払う, そして、配線層が同じインピーダンスを有することを確実にする. キー信号は、両側に平面層で可能な限りルーティングされるべきである. 飛行機を横切る. 一般的には状況に応じて決まる. 電源およびグランドは、近くの穴を通して電源およびグランドプレーンに接続される.

質問:多層回路基板について, 層間の相互干渉を低減し，信号品質を改善する方法?
回答：インピーダンス制御の問題を解決するために, マッチング, トレースリターン, パワーインテグリティ, EMC, etc. 層間干渉を低減することにより、配線層と平面層との間の距離を低減することができる, 配線層間の距離を増やす, 隣り合う配線層の並列配線を避ける. それらをリストする多くの方法があります.
質問：デジタルパワーについて, アナログパワー, デジタルグラウンドとアナロググラウンド, どうやって分けるの PCB デザイン?
回答：電源はフィルタ回路を通して接続されます, そして、デジタルとアナログは分離されます. デジタルおよびアナロググラウンドは特定チップに依存する, 一部は別途, 単点接続, そして、いくつかは分離される必要はありません.
質問：バックプレーンは1つのグランドを提供します, これはデジタルグラウンドです, プラグインカードにはアナログとデジタルの両方があります. このアナロググランドをつなぐ方法?
あなたのプラグインカードのアナログ部分のチップ要件に応じて, あなたは一般的にプラグインカードにデジタルとアナログのグラウンドを分離することができます, プラグインのカードを1ポイントで接続します, そして、プラグイン・カードのデジタルグラウンドをバックプレーンのデジタルグラウンドに接続してください.

質問：インピーダンスマッチングを考慮する方法 高速PCB設計? 多層回路基板設計, 内部信号層の特性インピーダンスを計算する方法? 入力インピーダンスと50アンペアの出力インピーダンスと75?
回答：インピーダンスマッチングを線幅に基づいて計算する必要がある, 線厚, シート構造, etc. ときには、直列または並列の抵抗をマッチングを達成するために追加する必要があります. 内部信号層インピーダンス計算は、これらのパラメータも同様に考慮する. 入力インピーダンスを50アンペアと出力75 KHzと完全に一致させることは不可能である, 信号とタイミングの問題の完全性が保証される限り.
質問：EMCテストで, クロック信号の高調波は非常に深刻であることがわかった. デカップルコンデンサを電源ピンに接続することに加えて PCB設計, 電磁波を抑制するためにどのような観点を考慮すべきか?

回答：内部の層にクロック信号を置くことができます, or connect a small capacitor to the gラウンド on the clock line (of course it will affect the clock edge rate).
Vias and pads
a. Vias can only be holed on the inner wall (unless it is marked or the outer diameter is smaller than the inner diameter, the manufacturer will consider it to be non-porous); and the pad can be directly non-pored (the plated in the Advanced of the pad is removed as a non-hole change).

b. ビアホールは、2つの選択された層の間にある. 絞りは0ではない. 多層板用, スルーホール, 盲目の穴, 埋設穴, etc. can be made; and the pads can only be in a single layer (through hole shape). The pad can also be considered in a single MultiLayer layer), 穴直径は0である, そして、ドリル穴は、スルーホールだけであることができます.
c. The vias of the same network as the copper-clad will be directly covered when the copper is covered (the same network is selected); and the pads of the same network as the copper-clad can be connected in an optional way.
d. ヴィラは丸くしかないパッドは正方形, 長方形, 八角形, round, 楕円形, etc., パッドスタックは、それぞれのサイズと上部の形状を定義するために使用することができます, 中底層.

Reliability Design of Printed Circuit Board-Decoupling Capacitor Configuration
In the DC power supply loop, 負荷の変化により電源ノイズが発生する. 例えば, デジタル回路, 回路が1つの状態から別の状態へ変わるとき, 電力線に大きなスパイク電流が発生する, 過渡ノイズ電圧の形成. デカップリングコンデンサの構成は、負荷変化によって発生するノイズを抑制することができる, の信頼性設計における一般的な実践である プリント回路基板s. 構成原理は以下の通りである。
.電力入力に10 - 100 UFの電解コンデンサを接続してください. 、 プリント回路基板 許可, 100 uF以上の電解コンデンサを使用することの干渉防止効果はよりよい.

. 0を設定する.集積回路チップ用01μFセラミックコンデンサ. If the プリント回路基板 スペースが小さくインストールできません, 1〜10 uFタンタル電解コンデンサは、4～10チップ毎に構成することができる. この装置の高周波インピーダンスは特に小さい, そして、インピーダンスは、500 KHz～20 MHzの範囲で1. And the leakage current is very small (less than 0.5uA).
.ターンオフ中に弱い雑音能力と大きな電流変化をもつデバイス, 及びROM及びRAM等の記憶装置, a decoupling capacitor should be directly connected between the power line (Vcc) and ground (GND) of the chip.
.デカップリングコンデンサのリード線は長すぎない, 特に高周波バイパスコンデンサ.